公开(公告)号：CN117877979A

公开(公告)日：2024-04-12

申请号：CN202311003456.9

申请日：2023-08-10

Applicant: 住友电气工业株式会社

Inventor： 早坂明泰

IPC: H01L21/335 ,  H01L29/778

Abstract: 本公开提供能抑制再生长的氮化物半导体层的表面的损伤的半导体装置及半导体装置的制造方法。半导体装置的制造方法具有以下工序：在具有第一主面的第一氮化物半导体层之上形成第一绝缘层；在所述第一绝缘层之上形成具备供所述第一绝缘层的一部分露出的第一掩模开口的掩模；经由所述第一掩模开口在所述第一绝缘层形成供所述第一氮化物半导体层的一部分露出的第一开口；经由所述第一掩模开口在所述第一开口的内侧且在所述第一氮化物半导体层之上形成第二氮化物半导体层；经由所述第一掩模开口在所述第二氮化物半导体层之上以覆盖所述第二氮化物半导体层与所述第一绝缘层的边界线的方式形成第一电极；以及在形成所述第一电极的工序之后去除所述掩模。

公开(公告)号：CN118553775A

公开(公告)日：2024-08-27

申请号：CN202410204435.1

申请日：2024-02-23

Applicant: 住友电气工业株式会社

Inventor： 向井章 ,  冈田政也 ,  真壁勇夫 ,  早坂明泰

IPC: H01L29/778 ,  H01L23/29

Abstract: 本公开涉及半导体装置。本公开提供一种能提高电特性的半导体装置。半导体装置具有：阻挡层，所述阻挡层的上表面具有氮极性；所述阻挡层之上的沟道层，所述沟道层的上表面具有氮极性；所述沟道层之上的氮化硅膜；所述氮化硅膜之上的电介质膜；以及所述电介质膜之上的栅电极，所述电介质膜的相对介电常数比所述氮化硅膜的相对介电常数高。

公开(公告)号：CN119562545A

公开(公告)日：2025-03-04

申请号：CN202411179380.X

申请日：2024-08-27

Applicant: 住友电气工业株式会社

Inventor： 早坂明泰

IPC: H10D30/01 ,  H10D62/10 ,  H10D30/47 ,  H10D64/68

Abstract: 本公开提供能抑制电流崩塌的半导体装置以及半导体装置的制造方法。半导体装置的制造方法具有以下工序：在氮化物半导体层之上形成相对介电常数高于二氧化硅的相对介电常数的电介质氧化膜；对所述电介质氧化膜进行氮化来形成电介质氮氧化膜；在所述电介质氮氧化膜之上通过热成膜法来形成第一氮化硅膜；在所述第一氮化硅膜之上形成第二氮化硅膜；在所述第二氮化硅膜和所述第一氮化硅膜形成到达所述电介质氮氧化膜的开口；以及在所述第二氮化硅膜之上形成经由所述开口与所述电介质氮氧化膜相接的栅电极。

公开(公告)号：CN118943096A

公开(公告)日：2024-11-12

申请号：CN202410519392.6

申请日：2024-04-28

Applicant: 住友电气工业株式会社

Inventor： 早坂明泰

IPC: H01L23/373 ,  H01L23/367 ,  H01L29/778 ,  H01L21/335

Abstract: 本发明提供能兼顾微细化和散热性的提高的半导体装置以及半导体装置的制造方法。半导体装置具有：基板，具有具备第一面和与所述第一面相对的第二面的基部、以及从所述基部起与所述第一面朝向相反地延伸的凸部；半导体层，与所述第一面相接；第一金属层，在所述半导体层之上与所述半导体层相接地设置，在垂直于所述第一面的俯视观察时与所述凸部重叠；金刚石层，具有与所述第二面相接的第三面和与所述第三面相对的第四面；以及第二金属层，覆盖贯通孔的内侧和所述第四面，并与所述第一金属层电连接，其中，所述贯通孔是贯通所述凸部、所述基部以及所述半导体层而到达所述第一金属层的孔。

公开(公告)号：CN115939202A

公开(公告)日：2023-04-07

申请号：CN202210507471.6

申请日：2022-05-10

Applicant: 住友电气工业株式会社

Inventor： 西口贤弥 ,  早坂明泰

IPC: H01L29/778 ,  H01L29/423

Abstract: 本公开的半导体装置抑制温度上升。半导体装置具备：基板(10)；沟道层，设于基板上；半导体层(14)，设于沟道层上；多个栅极指(20)，设于半导体层上，在从与基板的上表面垂直的方向的俯视观察下沿并列方向排列；栅极连接布线(21)，设于半导体层上，供多个栅极指共同连接；以及绝缘膜(22a～22c)，设于半导体层与多个栅极指之间，多个栅极指具有：第一栅极指(20c)；以及第二栅极指(20a)，比第一栅极指离并列方向上的多个栅极指的中心近，第一栅极指的和绝缘膜相接的下表面与沟道层的和半导体层相接的上表面在垂直的方向上的第一距离大于第二栅极指的和绝缘膜相接的下表面与沟道层的和半导体层相接的上表面在垂直的方向上的第二距离。