公开(公告)号：CN102751094A

公开(公告)日：2012-10-24

申请号：CN201110101584.8

申请日：2011-04-22

Applicant: 中国科学院微电子研究所

Inventor： 赵宁 ,  王惠娟

IPC: H01G4/33 ,  H01G4/002 ,  H01G4/08 ,  H01G4/005

Abstract: 本发明涉及微电子器件以及系统级封装集成技术领域，具体涉及一种基于欧姆接触的铁电薄膜电容。所述铁电薄膜电容包括：下部电极；设置于所述下部电极上的硅基底；设置于所述硅基底上的铁电薄膜电介质层；设置于所述铁电薄膜电介质层上的上部电极；所述下部电极与所述硅基底之间形成欧姆接触。本发明还提供一种基于欧姆接触的铁电薄膜电容的制备方法。本发明在硅基底上形成铁电薄膜电介质层，具有较高的介电常数及较低的厚度，从而获得较大的电容密度，可实现分立式埋入电容；此外，本发明在下部电极和硅基底之间形成欧姆接触，便于电极的引出和连接，提高了同电路板工艺的兼容性。

公开(公告)号：CN102244107A

公开(公告)日：2011-11-16

申请号：CN201110176559.6

申请日：2011-06-28

Applicant: 中国科学院微电子研究所

Inventor： 王惠娟 ,  万里兮 ,  李宝霞 ,  赵宁

IPC: H01L29/92 ,  H01L21/02

Abstract: 本发明涉及一种易于填充的沟槽电容及其填充方法。所述电容包括电容衬底，位于电容衬底上的多个相互连通的沟槽，位于电容衬底的表面上的下电极，位于下电极的表面上的介质层，位于介质层的表面上的上电极，以及填充于沟槽处的填充材料，填充材料位于上电极的表面上。本发明电容具有沟槽的结构，不用借助特殊的沉积设备，填充效果满足对高可靠性器件的要求，可以应用于沟槽结构的所有需要完成填充的电容。

公开(公告)号：CN102104033A

公开(公告)日：2011-06-22

申请号：CN200910311791.9

申请日：2009-12-18

Applicant: 中国科学院微电子研究所

Inventor： 李君 ,  赵宁 ,  曹立强 ,  万里兮 ,  施展 ,  王宇 ,  周云燕 ,  钟寒梅 ,  刘术华 ,  周静 ,  相海飞

IPC: H01L25/00 ,  H01L21/50 ,  H01L23/58

CPC classification number: H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19105 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明公开了一种三维混合信号芯片堆叠封装体，属于半导体元器件技术领域。该芯片堆叠封装体包括一封装基板，在封装基板上堆叠固定有最内层塑封层以及至少一层外部塑封层；每层塑封层内至少塑封有一块芯片；每层塑封层将其相邻的内部塑封层完全覆盖并与封装基板相连接；任意相邻的两层塑封层之间涂覆有屏蔽胶；屏蔽胶与封装基板的连接处分布有多个导热孔；每层塑封层内的芯片皆与封装基板电连接。此外，本发明还公开了一种三维混合信号芯片堆叠封装体的制备方法。本发明的三维混合信号芯片堆叠封装体结构适用于各种射频数字，模拟数字或者需要屏蔽的多个高速数字芯片等多芯片混合系统堆叠封装，具有较高的屏蔽效能和较好的散热性与机械性能。

公开(公告)号：CN102244107B

公开(公告)日：2014-06-18

申请号：CN201110176559.6

申请日：2011-06-28

Applicant: 中国科学院微电子研究所

Inventor： 王惠娟 ,  万里兮 ,  李宝霞 ,  赵宁

IPC: H01L29/92 ,  H01L21/02

Abstract: 本发明涉及一种易于填充的沟槽电容及其填充方法。所述电容包括电容衬底，位于电容衬底上的多个相互连通的沟槽，位于电容衬底的表面上的下电极，位于下电极的表面上的介质层，位于介质层的表面上的上电极，以及填充于沟槽处的填充材料，填充材料位于上电极的表面上。本发明电容具有沟槽的结构，不用借助特殊的沉积设备，填充效果满足对高可靠性器件的要求，可以应用于沟槽结构的所有需要完成填充的电容。

公开(公告)号：CN102693837A

公开(公告)日：2012-09-26

申请号：CN201110070503.2

申请日：2011-03-23

Applicant: 中国科学院微电子研究所

Inventor： 赵宁 ,  万里兮 ,  曹立强

IPC: H01G4/33 ,  H01G4/08

Abstract: 本发明涉及一种具有周期叠层铁电薄膜的电容及其制备方法。所述电容包括衬底，阻挡层，粘附层，下部电极，铁电薄膜和上部电极，铁电薄膜为包括至少一个周期性结构单元的叠层结构，周期性结构单元为BaTiO3、SrTiO3和BaxSr1-xTiO3三种铁电材料层的排列组合。本发明采用BaTiO3、SrTiO3和BaxSr1-xTiO3三种材料的周期叠层结构制备的铁电薄膜电容，在兼备较高介电常数、较低介电损耗的同时，显著降低了铁电薄膜的退火温度，从而提高了铁电薄膜的制备工艺与微电子工艺的兼容性。这种周期叠层铁电薄膜结构电容及其制备方法将在半导体器件、系统级封装无源器件集成技术等领域具有潜在的应用前景。