-
公开(公告)号：CN119133164A
公开(公告)日：2024-12-13
申请号：CN202411232797.8
申请日：2024-09-04
Applicant: 中国科学院微电子研究所
IPC: H01L25/16 , H02M1/00 , H01L23/498 , H01L21/50 , H01L21/60
Abstract: 本公开提供了一种供配电模组及封装供配电模组的方法，供配电模组包括：变压器；两个封装模块，每个封装模块包括：封装基板，封装基板的底面设置有导电层，两个导电层分别与变压器的顶部和底部电连接，以形成垂直堆叠；以及多个电功能器件，封装在封装基板的内部；以及两个侧面电极组，两个侧面电极组分别沿竖直方向电连接在两个封装模块的两侧，以实现供配电模块与外部电路之间的电气连接和信号传输。
-
公开(公告)号：CN104900611A
公开(公告)日：2015-09-09
申请号：CN201510312334.7
申请日：2015-06-09
Applicant: 中国科学院微电子研究所 , 华进半导体封装先导技术研发中心有限公司
IPC: H01L23/367 , H01L23/373 , H01L23/31
CPC classification number: H01L2224/16225
Abstract: 本发明公开了一种基于柔性基板的三维封装散热结构及其制备方法，该三维封装散热结构具有一石墨烯散热片，该石墨烯散热片直接接触于封装体内各芯片的表面，从而在封装体内增加了一条直接通向外部的散热通道。本发明是在基于柔性基板的三维封装过程中，在封装体内埋入超薄且柔韧性较好的石墨烯散热片，从而在封装体内增加了一条直接通向外部的散热通道，利用石墨烯面内超高导热性能，使热量能迅速沿着石墨烯散热片进行面传递，进而使封装体内部芯片产生的热量能够迅速传递出去，提高了封装体内部芯片的散热效率，大大优化了散热效果，增加了器件的使用寿命。
-
公开(公告)号：CN109411375A
公开(公告)日：2019-03-01
申请号：CN201811253866.8
申请日：2018-10-25
Applicant: 中国科学院微电子研究所
IPC: H01L21/60 , H01L21/683
Abstract: 本发明公开了一种封装辅助装置及封装方法，所述封装辅助装置配合至封装结构的底部，包括：基座，用于支撑所述封装结构的基板；形成于所述基座上的多个容纳槽，用于容纳并支撑设置于所述基板的背面的多个背面芯片以及多个焊球；其中，所述封装结构经所述封装辅助装置配合后，适于在所述基板的正面设置多个正面芯片。
-
公开(公告)号：CN104900611B
公开(公告)日：2017-09-08
申请号：CN201510312334.7
申请日：2015-06-09
Applicant: 中国科学院微电子研究所 , 华进半导体封装先导技术研发中心有限公司
IPC: H01L23/367 , H01L23/373 , H01L23/31
CPC classification number: H01L2224/16225
Abstract: 本发明公开了一种基于柔性基板的三维封装散热结构及其制备方法，该三维封装散热结构具有一石墨烯散热片，该石墨烯散热片直接接触于封装体内各芯片的表面，从而在封装体内增加了一条直接通向外部的散热通道。本发明是在基于柔性基板的三维封装过程中，在封装体内埋入超薄且柔韧性较好的石墨烯散热片，从而在封装体内增加了一条直接通向外部的散热通道，利用石墨烯面内超高导热性能，使热量能迅速沿着石墨烯散热片进行面传递，进而使封装体内部芯片产生的热量能够迅速传递出去，提高了封装体内部芯片的散热效率，大大优化了散热效果，增加了器件的使用寿命。
-
公开(公告)号：CN115763419A
公开(公告)日：2023-03-07
申请号：CN202211599771.8
申请日：2022-12-12
Applicant: 中国科学院微电子研究所
IPC: H01L23/498 , H01L21/48 , H01L23/13 , H01L23/14
Abstract: 本申请公开一种纳米金属低温烧结结构及其制备方法，涉及半导体功率器件封装领域。纳米金属低温烧结结构包括：具有至少两个功率芯片放置孔的载板、至少两个功率芯片、金属化层、烧结金属层、支撑结构和具有多个通孔的基板；功率芯片设置在功率芯片放置孔，金属化层和烧结金属层依次设置在功率芯片上；支撑结构设置于载板两侧，支撑结构用于承载基板；通孔在载板上的正投影和功率芯片在载板上的正投影具有重合区域，支撑结构让功率芯片不再受力于整个基板，通过基板与功率芯片倒置的结构可以避免烧结金属层的纳米焊膏大量流入基板的通孔中，由于通孔的存在使充分发挥烧结金属性能的同时也可以实现烧结金属层中的纳米焊膏的低温烧结。
-
Patent Agency Ranking
公开(公告)号：CN109411375B
公开(公告)日：2020-09-15
申请号：CN201811253866.8
申请日：2018-10-25
Applicant: 中国科学院微电子研究所
IPC: H01L21/60 , H01L21/683
Abstract: 本发明公开了一种封装辅助装置及封装方法，所述封装辅助装置配合至封装结构的底部，包括：基座，用于支撑所述封装结构的基板；形成于所述基座上的多个容纳槽，用于容纳并支撑设置于所述基板的背面的多个背面芯片以及多个焊球；其中，所述封装结构经所述封装辅助装置配合后，适于在所述基板的正面设置多个正面芯片。
-
公开(公告)号：CN108615772B
公开(公告)日：2020-05-12
申请号：CN201810474017.9
申请日：2018-05-17
Applicant: 中国科学院微电子研究所
IPC: H01L31/02 , H01L31/0203 , H01L25/16 , H01L31/18
Abstract: 本申请提供了一种传感器的封装结构与其制作方法。该传感器的封装结构包括：底部载板、传感器阵列、互联转接板、顶部转接板和信号处理芯片，底部载板包括载板本体、多个第一电接触结构和多个第二电接触结构，第一电接触结构与第二电接触结构电连接；传感器阵列包括多个阵列排布的传感器；互联转接板包括互联转接板本体和互联结构；顶部转接板包括顶部转接板本体、第三电接触结构、第四电接触结构和顶部电连接结构；信号处理芯片包括多个信号接触结构，信号接触结构与底部载板中的部分第一电接触结构一一对应地电连接。该封装结构中，利用顶部转接板和互联转接板实现传感器的安装与正背面互连，减少了探测死区面积，提高了探测灵敏度。
-
公开(公告)号：CN105575938B
公开(公告)日：2018-10-26
申请号：CN201610108370.6
申请日：2016-02-26
Applicant: 中国科学院微电子研究所 , 华进半导体封装先导技术研发中心有限公司
IPC: H01L23/492 , H01L21/48
Abstract: 本发明提供了一种硅基转接板及其制备方法，硅基转接板包括绝缘层、第一聚合物层和第一再布线层，第一聚合物层形成于绝缘层上，第一再布线层形成于第一聚合物层上，绝缘层开设有缺口，缺口的位置与第一再布线层地线位置至少部分重叠，以形成一不完整结构的绝缘层，本发明改善了转接板的信号传输特性，减小了信号的传输损耗，对高频信号的改善尤其明显，提高了传输线的信号完整性，提升了硅基转接板的整体性能，仅通过在绝缘层开设的缺口就提升了硅基转接板的传输性能，结构和工艺流程简单、易于实现。
-
公开(公告)号：CN104459420A
公开(公告)日：2015-03-25
申请号：CN201410841720.0
申请日：2014-12-30
Applicant: 中国科学院微电子研究所 , 华进半导体封装先导技术研发中心有限公司
IPC: G01R31/00
Abstract: 本发明涉及微电子技术领域，特别涉及一种TSV孔内介质层的电学性能检测方法。包括：将沉积有介质层的TSV晶圆正向放置在真空环境中，晶圆上的TSV孔的开口朝上。在TSV孔内注入去离子水，并测量去离子水的流量；检测TSV孔内的液面高度，当去离子水注满TSV孔时，停止注入去离子水，记录去离子水的总流量。对晶圆进行干燥，除去TSV孔内的去离子水；将晶圆反向放置，TSV孔的开口朝下。在TSV孔内注入汞，并测量汞的流量，控制汞的总流量小于记录的去离子水的总流量；采用汞探针C-V测试仪对TSV孔进行电学性能检测。本发明提供的TSV孔内介质层的电学性能检测方法，能够方便地对TSV孔进行电学性能检测。
-
公开(公告)号：CN102104033A
公开(公告)日：2011-06-22
申请号：CN200910311791.9
申请日：2009-12-18
Applicant: 中国科学院微电子研究所
CPC classification number: H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/32245 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73265 , H01L2924/15311 , H01L2924/181 , H01L2924/19105 , H01L2924/3025 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
Abstract: 本发明公开了一种三维混合信号芯片堆叠封装体，属于半导体元器件技术领域。该芯片堆叠封装体包括一封装基板，在封装基板上堆叠固定有最内层塑封层以及至少一层外部塑封层；每层塑封层内至少塑封有一块芯片；每层塑封层将其相邻的内部塑封层完全覆盖并与封装基板相连接；任意相邻的两层塑封层之间涂覆有屏蔽胶；屏蔽胶与封装基板的连接处分布有多个导热孔；每层塑封层内的芯片皆与封装基板电连接。此外，本发明还公开了一种三维混合信号芯片堆叠封装体的制备方法。本发明的三维混合信号芯片堆叠封装体结构适用于各种射频数字，模拟数字或者需要屏蔽的多个高速数字芯片等多芯片混合系统堆叠封装，具有较高的屏蔽效能和较好的散热性与机械性能。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.026 seconds)
