-
公开(公告)号：CN117594520A
公开(公告)日：2024-02-23
申请号：CN202311700881.3
申请日：2023-12-12
申请人： 中国电子科技集团公司第五十八研究所
IPC分类号： H01L21/762 , H01L23/552
摘要： 本发明公开一种提高高压NMOS器件抗辐照性能的方法，属于半导体工艺制造领域。首先提供衬底，在衬底上依次形成外延硅层、二氧化硅层和阻挡层；接着刻蚀形成STI硅浅槽，在STI硅浅槽侧壁和底部热氧化生长SiO2薄膜；然后采用CVD方法进行HDP介质填充，再进行高温退火处理，并对HDP介质进行平坦化；最后进行阱注入、栅氧生长、多晶生长及刻蚀、轻掺杂漏注入、侧墙生长刻蚀以及源漏注入，后续工艺遵循通用的CMOS工艺制程。本发明采用氟硅酸盐玻璃替代传统的SiO2作为STI介质，通过氟硅酸盐玻璃降低电离辐射在STI中产生的正电荷数量，进而降低场区边缘漏电，从而使得高压NMOS器件在相同辐射环境下，具有更高的抗辐射能力。
-
公开(公告)号：CN113380655B
公开(公告)日：2022-08-16
申请号：CN202110644497.0
申请日：2021-06-09
申请人： 中国电子科技集团公司第五十八研究所
摘要： 本发明属于半导体工艺制造技术领域，为一种反熔丝单元工艺质量监控测试电路，包括译码器、存储器、灵敏放大器、编程模块、控制模块和电源端口VDD端、VCC端与GND端，所述译码器、存储器和灵敏放大器依次连接在一起，所述灵敏放大器，编程模块和控制模块并联在一起，所述译码器上连接有输入端口Am‑A0端和An‑Am+1端，所述控制模块上连接有PE‑CE‑OE端，所述灵敏放大器和编程模块上并联有输出端口DQn～DQ0，所述存储器上连接有电阻校验端口R1和R2，所述控制模块上设有输入CE端、PE端和OE端，所述译码器上设有输入Am‑A0端和An‑Am+1端；本发明可以有效的监控编程前反熔丝单元工艺缺陷、不同编程电流下反熔丝单元编程电阻特性。
-
公开(公告)号：CN113053942B
公开(公告)日：2021-11-23
申请号：CN202110276692.2
申请日：2021-03-15
申请人： 中国电子科技集团公司第五十八研究所
摘要： 本申请公开了一种高抗辐射磁随机存储器件及其制备方法，属于存储器制造技术领域，所述高抗辐射磁随机存储器件包括：衬底；形成在所述衬底上的碳纳米管晶体管；磁性隧道结存储单元，所述磁性隧道结存储单元形成在所述碳纳米管晶体管的上方，所述碳纳米管存储单元由金属缓冲层、反铁磁层、铁磁层、氧化物势垒层、铁磁层、氧化物保护层和金属保护层自下而上堆叠组成，并通过金属通孔与所述碳纳米管晶体管的漏极垂直电相连。提高了磁随机存储器的抗辐射性能。
-
公开(公告)号：CN113066814A
公开(公告)日：2021-07-02
申请号：CN202110279588.9
申请日：2021-03-16
申请人： 中国电子科技集团公司第五十八研究所
摘要： 本申请公开了一种高抗辐射存储器件及其制备方法，涉及存储器制造技术领域，所述存储器件包括：衬底；形成在所述衬底上的碳纳米管晶体管；碳纳米管存储单元，所述碳纳米管存储单元形成在所述碳纳米管晶体管的上方，所述碳纳米管存储单元由绝缘层、金属阻挡层和碳纳米管膜层上中下堆叠组成，并通过金属通孔与所述碳纳米管晶体管的漏极垂直电相连。不仅能够进一步提高NRAM存储器的运行速度，还能大幅度提高NRAM存储器的抗辐射能力。
-
公开(公告)号：CN113053942A
公开(公告)日：2021-06-29
申请号：CN202110276692.2
申请日：2021-03-15
申请人： 中国电子科技集团公司第五十八研究所
摘要： 本申请公开了一种高抗辐射磁随机存储器件及其制备方法，属于存储器制造技术领域，所述高抗辐射磁随机存储器件包括：衬底；形成在所述衬底上的碳纳米管晶体管；磁性隧道结存储单元，所述磁性隧道结存储单元形成在所述碳纳米管晶体管的上方，所述碳纳米管存储单元由金属缓冲层、反铁磁层、铁磁层、氧化物势垒层、铁磁层、氧化物保护层和金属保护层自下而上堆叠组成，并通过金属通孔与所述碳纳米管晶体管的漏极垂直电相连。提高了磁随机存储器的抗辐射性能。
-
公开(公告)号：CN105070708A
公开(公告)日：2015-11-18
申请号：CN201510422694.2
申请日：2015-07-17
申请人： 中国电子科技集团公司第五十八研究所
IPC分类号： H01L23/525 , H01L21/768
摘要： 本发明涉及一种MTM反熔丝单元结构的制备方法，包括（1）完成第一金属间介质材料和下层金属材料淀积；（2）完成第一阻挡层材料淀积；（3）完成漏电隔离层淀积；（4）完成漏电隔离层刻蚀；（5）完成反熔丝介质材料淀积；（6）完成第二阻挡层材料淀积；（7）完成反熔丝介质层和下层金属层刻蚀；（8）完成第三金属间介质材料和上层金属材料淀积、刻蚀。本发明增加了漏电隔离层，降低MTM反熔丝单元漏电，使得MTM反熔丝单元在相同编程电压下具有更小的漏电流，最终大大降低MTM反熔丝单元所在集成电路的功耗。
-
公开(公告)号：CN118448345A
公开(公告)日：2024-08-06
申请号：CN202410700633.7
申请日：2024-05-31
申请人： 中国电子科技集团公司第五十八研究所
IPC分类号： H01L21/762 , H01L23/552
摘要： 本发明涉及一种提升器件抗辐射能力的浅隔离槽制作方法，所述浅隔离槽制作方法中设计新增工艺兼容现有生产工艺流程，包括：提供P型Si衬底，在所述P型Si衬底上形成掩蔽层；刻蚀未被所述掩蔽层覆盖的所述P型Si衬底形成浅隔离槽；在所述浅隔离槽中生长介质缓冲层；在所述介质缓冲层上淀积杂质掺杂Si纳米晶层；在所述浅隔离槽中HDP淀积SiO2介质层，填满浅隔离槽；平坦化所述SiO2介质层、Si纳米晶层和介质缓冲层，直至暴露出所述掩蔽层。本发明的制作方法，通过在浅隔离槽周围的衬底表面淀积杂质掺杂Si纳米晶层，能有效减少辐射环境下浅隔离槽结构引发的场区边缘漏电，从而提高CMOS集成电路辐射环境下的抗辐射能力。
-
公开(公告)号：CN115346877A
公开(公告)日：2022-11-15
申请号：CN202211020083.1
申请日：2022-08-24
申请人： 中国电子科技集团公司第五十八研究所
IPC分类号： H01L21/336 , H01L29/788 , H01L29/792 , H01L23/552
摘要： 本发明涉及一种提高n型Flash存储器件抗辐射性能的方法，包括如下步骤：首先提供P型外延层，在P型外延层上依次形成二氧化硅层和氮化硅层；接着刻蚀形成STI隔离槽，对STI隔离槽底部和侧壁注入氮和氧；然后进行高温退火，使用LPCVD再生长一层氮化硅；填充HDP介质并退火，并对HDP介质进行平坦化；最后进行Flash高压阱注入、隧道氧化生长、浮栅多晶淀积、ONO淀积、控制栅多晶淀积、多晶刻蚀、LDD注入、侧墙淀积及刻蚀、源漏注入，后续工艺遵循通用的0.13μmFlash工艺制程。本发明提供的方法中STI侧壁形成的NON结构稳定，不受后续工艺制造热过程的影响；与通用的Flash工艺兼容型强。
-
公开(公告)号：CN114743981A
公开(公告)日：2022-07-12
申请号：CN202210378272.X
申请日：2022-04-12
申请人： 中国电子科技集团公司第五十八研究所
IPC分类号： H01L27/11568 , H01L27/12 , H01L21/84
摘要： 本发明涉及集成电路半导体技术领域，具体涉及一种非易失性高速FPGA的存储模块、器件及其SOI工艺实现方法，包括P型衬底、埋氧化层、STI隔离区、隧穿介质层、电荷存储层、阻挡介质层、第一栅氧化层、第一N型重掺杂区、第二N型重掺杂区、逻辑重掺杂区、P型体区、逻辑体区、P型体接触区、多晶硅栅电极、体接触金属和体接触孔；所述FPGA器件器件集成在SOI衬底上，其结构包括SONOS存储模块、低压开关管和逻辑模块；存储模块采用双SONOS非易失性存储单元，存储单元之间共用第一N型重掺杂区，同时存储模块采用P型体接触区隔离而非STI隔离，大大地减小了芯片面积，提高FPGA的集成度，降低工艺成本。
-
公开(公告)号：CN105679743B
公开(公告)日：2018-07-17
申请号：CN201610032338.4
申请日：2016-01-18
申请人： 中国电子科技集团公司第五十八研究所
IPC分类号： H01L23/525
摘要： 本发明涉及一种通孔上MTM反熔丝单元结构的制备方法，该制备方法是在反熔丝通孔与金属间介质层接触的台阶处增加了反熔丝Spacer，降低了台阶角度，减小了反熔丝介质层厚度的不一致性，提高反熔丝击穿电压的一致性和电路良率，同时能够降低反熔丝上下电极之间反熔丝介质层的有效面积，从而降低MTM反熔丝单元的漏电流。
-
-
-
-
-
-
-
-
-
搜索结果
31 条记录 (耗时 0.042 秒)
