公开(公告)号：CN114743981A

公开(公告)日：2022-07-12

申请号：CN202210378272.X

申请日：2022-04-12

申请人： 中国电子科技集团公司第五十八研究所

发明人： 朱少立 ,  吴建伟 ,  李燕妃 ,  王印权 ,  谢儒彬 ,  崔青 ,  唐登轩

IPC分类号： H01L27/11568 ,  H01L27/12 ,  H01L21/84

摘要： 本发明涉及集成电路半导体技术领域，具体涉及一种非易失性高速FPGA的存储模块、器件及其SOI工艺实现方法，包括P型衬底、埋氧化层、STI隔离区、隧穿介质层、电荷存储层、阻挡介质层、第一栅氧化层、第一N型重掺杂区、第二N型重掺杂区、逻辑重掺杂区、P型体区、逻辑体区、P型体接触区、多晶硅栅电极、体接触金属和体接触孔；所述FPGA器件器件集成在SOI衬底上，其结构包括SONOS存储模块、低压开关管和逻辑模块；存储模块采用双SONOS非易失性存储单元，存储单元之间共用第一N型重掺杂区，同时存储模块采用P型体接触区隔离而非STI隔离，大大地减小了芯片面积，提高FPGA的集成度，降低工艺成本。