一种引入block结构深N阱层的抗辐射GGNMOS器件的制备方法

    公开(公告)号:CN111968917A

    公开(公告)日:2020-11-20

    申请号:CN202010898435.8

    申请日:2020-08-31

    摘要: 本发明公开一种引入block结构深N阱层的抗辐射GGNMOS器件的制备方法,属于集成电路静电放电保护技术领域,可以与薄外延工艺兼容,在基于P-/P+外延衬底材料上制备GGNMOS器件,用于电路的ESD保护结构,实现了抗单粒子闩锁与ESD保护能力的折中均衡。通过引入block结构的深N阱层,可以在一定程度上提升GGNMOS器件体区电阻值,解决了薄外延工艺中ESD触发电流过大的问题,提升ESD保护能力;同时又未将P外延层与P阱完全隔断,增加了电流泄放通道,提高了器件抗单粒子闩锁作用。本GGNMOS器件制备方法与现有薄外延工艺相兼容,实现了抗单粒子闩锁与ESD保护能力的折中均衡。

    一种硅基雪崩光电二极管的抗辐照加固方法

    公开(公告)号:CN115117205A

    公开(公告)日:2022-09-27

    申请号:CN202211030140.4

    申请日:2022-08-26

    摘要: 本发明公开一种硅基雪崩光电二极管的抗辐照加固方法,属于半导体光电探测器领域。N型收集环及加固注入区为用于抗辐照的结构,N型收集环用于收集器件外围区域的电流,防止对有效的倍增信号产生干扰;通过在器件外围区域的场氧下方引入一道P型加固注入区,防止该弱P型区域在辐照条件下反型成N型形成漏电流通道,即阻止该区域反型造成N型结截止扩展环、N型收集环与电通道截止环之间的漏电。另外,也保证了雪崩击穿总是发生在器件中心位置的P型雪崩区中。该方法降低了硅基雪崩光电二极管辐照后的暗电流,提高了硅基雪崩光电二极管的抗辐照能力。

    一种降低套偏精度要求的方法
    5.
    发明公开

    公开(公告)号:CN117608030A

    公开(公告)日:2024-02-27

    申请号:CN202311555586.3

    申请日:2023-11-21

    IPC分类号: G02B6/136

    摘要: 本发明公开一种降低套偏精度要求的方法,属于半导体制造领域。提供SOI材料片,SOI材料片包括依次堆叠的硅衬底、埋氧层和顶层硅;制造波导全刻蚀掩模版和非穿透性部分刻蚀掩模版;利用波导全刻蚀掩模版,在SOI材料片上进行波导全刻蚀,定义出条形波导区、过渡区和脊形波导区的外边缘;利用非穿透性部分刻蚀掩模版,在SOI材料片上进行非穿透性部分刻蚀,形成过渡区和脊形波导平板区;非穿透性部分刻蚀后,去除光刻胶。通过该方法制备的结构包含条形波导、过渡区、脊形波导,实现了条形波导与脊形波导的有效连接和耦合;可以有效避免刻蚀的角落出现负载效应,避免刻蚀不充分导致光传输损耗变大。

    一种硅基雪崩光电二极管的抗辐照加固方法

    公开(公告)号:CN115117205B

    公开(公告)日:2022-11-15

    申请号:CN202211030140.4

    申请日:2022-08-26

    摘要: 本发明公开一种硅基雪崩光电二极管的抗辐照加固方法,属于半导体光电探测器领域。N型收集环及加固注入区为用于抗辐照的结构,N型收集环用于收集器件外围区域的电流,防止对有效的倍增信号产生干扰;通过在器件外围区域的场氧下方引入一道P型加固注入区,防止该弱P型区域在辐照条件下反型成N型形成漏电流通道,即阻止该区域反型造成N型结截止扩展环、N型收集环与电通道截止环之间的漏电。另外,也保证了雪崩击穿总是发生在器件中心位置的P型雪崩区中。该方法降低了硅基雪崩光电二极管辐照后的暗电流,提高了硅基雪崩光电二极管的抗辐照能力。