公开(公告)号：CN115362536A

公开(公告)日：2022-11-18

申请号：CN202180025482.4

申请日：2021-01-04

Applicant: 东京毅力科创株式会社

Inventor： 安东尼·舍皮斯 ,  姜浩英

IPC: H01L21/3213 ,  H01L27/1157 ,  H01L27/11582 ,  H01L21/3205 ,  H01L29/66

Abstract: 一种加工衬底的方法，该方法包括：穿过衬底形成沟道，在该沟道的侧壁上沉积多晶硅层，以及用氧化剂氧化该多晶硅的未覆盖表面。该氧化剂导致形成氧化层，该氧化层在该多晶硅的未覆盖表面上具有均匀的厚度。该方法包括用去除剂从该沟道去除该氧化层，并重复氧化未覆盖表面和去除氧化层的步骤，直到去除了预定量的多晶硅层。

公开(公告)号：CN113785384A

公开(公告)日：2021-12-10

申请号：CN202080027902.8

申请日：2020-03-02

Applicant: 东京毅力科创株式会社

Inventor： H·吉姆·富尔福德 ,  安东尼·舍皮斯 ,  安东·德维利耶

IPC: H01L21/3213 ,  G03F7/20 ,  H01L21/67 ,  H01L23/544

Abstract: 一种用于在裸片级标记半导体衬底以提供唯一认证和序列化的方法，该方法包括：使用基于掩模的光刻法将第一图案的光化辐射投射到该衬底上的光刻胶层上，该第一图案限定半导体器件结构；以及使用直写式投射将第二图案的光化辐射投射到该光刻胶层上，该第二图案限定具有唯一电气签名的唯一布线结构。

公开(公告)号：CN114424321A

公开(公告)日：2022-04-29

申请号：CN202080066595.4

申请日：2020-09-25

Applicant: 东京毅力科创株式会社

Inventor： 约迪·格热希科维亚克 ,  安东尼·舍皮斯 ,  安东·J·德维利耶

IPC: H01L21/027 ,  H01L21/033 ,  H01L21/3065 ,  H01L21/308 ,  G03F7/09 ,  G03F7/11

Abstract: 一种用于图案化基板的方法，在该方法中,可以在基板上形成图案化的光致抗蚀剂结构，图案化的光致抗蚀剂结构具有侧壁。可以在侧壁上沉积间隔物材料的共形层。然后,可从基板去除图案化的光致抗蚀剂结构，留下间隔物材料。然后，可以使用侧壁间隔物作为蚀刻掩模来定向地蚀刻基板以形成具有目标临界尺寸的基板。

公开(公告)号：CN113632213A

公开(公告)日：2021-11-09

申请号：CN202080025873.1

申请日：2020-02-25

Applicant: 东京毅力科创株式会社

Inventor： 安东尼·舍皮斯 ,  安东·德维利耶 ,  H·吉姆·富尔福德

IPC: H01L21/67 ,  H01L23/544

Abstract: 一种用于在裸片级标记半导体衬底以提供唯一认证和序列化的方法，该方法包括：使用基于掩模的光刻法将第一图案的光化辐射投射到该衬底上的光刻胶层上，该第一图案限定半导体器件结构；以及使用直写式投射将第二图案的光化辐射投射到该光刻胶层上，该第二图案限定唯一标识符。

公开(公告)号：CN118339635A

公开(公告)日：2024-07-12

申请号：CN202280072745.1

申请日：2022-11-04

Applicant: 东京毅力科创株式会社

Inventor： 丹尼尔·富尔福德 ,  安东尼·舍皮斯 ,  马克·I·加德纳 ,  安东·德维莱尔 ,  H·吉姆·富尔福德

IPC: H01L21/302 ,  G03F7/20 ,  H01L21/311

Abstract: 本披露内容的各方面提供一种用于通过校正晶片形状来改进图案化的叠加对准的方法。例如，该方法可以包括接收晶片，该晶片具有带有至少部分制造的半导体器件的工作表面以及与工作表面相反的背侧表面。该方法还可以包括在背侧表面上形成第一应力源膜。第一应力源膜可以修改跨越晶片的工作表面的第一方向上的工作表面的叠加对准。该方法还可以包括在晶片的工作表面上形成一个或多个第一半导体结构。第一半导体结构在第一方向上对准。

公开(公告)号：CN117642844A

公开(公告)日：2024-03-01

申请号：CN202280048231.2

申请日：2022-06-16

Applicant: 东京毅力科创株式会社

Inventor： 夏洛特·库特勒 ,  迈克尔·墨菲 ,  安东尼·舍皮斯

IPC: H01L21/302 ,  H01L23/00

Abstract: 本文的技术包括用于在晶片的背面上涂覆单层致动器膜或多层致动器膜的方法。致动器膜包括一个或多个化学致动器。化学致动器是各种分子、晶体、化合物和其他化学成分，它们能够响应于施加在化学致动器上的外部刺激来施加定向应力。外部刺激可以包括特定波长的光或偏振光，或热量(或定向红外辐射)，或是载荷，其中可以包括载荷响应致动或压力响应致动。

公开(公告)号：CN116888736A

公开(公告)日：2023-10-13

申请号：CN202280016684.7

申请日：2022-01-19

Applicant: 东京毅力科创株式会社 ,  东京毅力科创美国控股有限公司

Inventor： 安东·德维利耶 ,  丹尼尔·富尔福德 ,  安东尼·舍皮斯 ,  马克·加德纳 ,  H·吉姆·富尔福德

IPC: H01L25/16 ,  H10B80/00

Abstract: 本披露的各方面提供了一种用于将小芯片形成到半导体结构上的方法。该方法可以包括：提供第一半导体结构，该第一半导体结构具有形成在其第一侧上的第一电路和第一布线结构；以及将第一侧附接至载体衬底。该方法可以进一步包括：在第一半导体结构的第二侧上形成第一应力膜和第二应力膜的复合物；以及将载体衬底与第一半导体结构分离。该方法可以进一步包括：切割第一应力膜和第二应力膜的复合物以及第一半导体结构以限定至少一个小芯片；以及将该至少一个小芯片结合到具有第二电路和第二布线结构的第二半导体结构，使得第二布线结构连接至第一布线结构。