-
公开(公告)号：CN101442041A
公开(公告)日：2009-05-27
申请号：CN200810178113.5
申请日：2008-11-19
IPC: H01L25/00 , H01L25/065 , H04N5/232
CPC classification number: H04N5/23248 , H01L25/18 , H01L2224/48225 , H01L2224/48227 , H01L2225/06562 , H01L2924/01019 , H01L2924/1305 , H01L2924/13091 , H01L2924/15311 , H04N5/23287 , H01L2924/00
Abstract: 本发明提供一种共同装载了具有模拟电路的驱动芯片(20)和具有数字电路的逻辑芯片(30)的多芯片封装的半导体装置；驱动芯片具有生成逻辑芯片专用的逻辑芯片电源的逻辑芯片用电源电路(40)。逻辑芯片(30)，具有通过电源输入端子接受来自所述逻辑芯片用电源电路的电流供给而工作的内部逻辑电路。由此有效地提供一种MCP的具有数字电路的逻辑芯片工作电源。
-
公开(公告)号：CN1604234A
公开(公告)日：2005-04-06
申请号：CN200410071376.8
申请日：2004-07-23
Applicant: 三洋电机株式会社
IPC: G11C29/00
CPC classification number: G11C29/36 , G11C2029/0401 , G11C2029/3602 , G11C2029/5602
Abstract: 本发明提供一种在一个封装内混装多个半导体芯片的装置，虽结构简单，但可以更有效地进行动作试验。本半导体装置，在一个封装(11)内，作为多个半导体芯片，混装着具有数据处理功能的逻辑芯片(12)以及存储该逻辑芯片(12)处理过的、或应处理的数据的存储器芯片(13)。而且，在该半导体装置中，具备：根据外部指令自动地向存储器电路(15)进行数据写入的自动改写电路(16)；和选择性地切换对上述存储器电路(15)的访问由该自动改写电路(16)进行还是由逻辑电路(14)进行的选择器(18)。另外，作为逻辑试验器的外部试验装置(17)，在向上述自动改写电路(16)输出开始试验指令后，启动逻辑电路(14)的动作试验。
-
公开(公告)号：CN101923267B
公开(公告)日：2012-02-15
申请号：CN201010194074.5
申请日：2010-05-31
Inventor： 渡边智文
CPC classification number: G03B5/00 , H04N5/23248 , H04N5/23258 , H04N5/23287
Abstract: 本发明提供一种振动补偿控制电路以及摄像装置。其中，在被装载于具备装载了透镜(12)和摄像元件(14)及振动检测元件(16)的摄像单元(10)、以及用于调整摄像单元(10)的位置的驱动元件(20)的摄像装置(500)内的振动补偿控制电路(100)中，均衡器(110)以振动检测元件(16)的输出信号为基础，生成用于使摄像单元(10)向降低加载在摄像单元(10)上的振动的方向移动的驱动信号，并输出到驱动元件(20)中。验证用信号输入电路(120)向均衡器输入虚拟的振动成分信号。由此，可以简单地进行装载了包含透镜、摄像元件及振动检测元件的摄像单元的摄像装置的动作验证。
-
公开(公告)号：CN101398591B
公开(公告)日：2011-05-04
申请号：CN200810136098.8
申请日：2008-07-15
CPC classification number: G03B5/00 , G02B27/646 , G03B2205/0007 , G03B2205/0053
Abstract: 本发明提供一种防振控制电路，其根据摄像装置所具备的振动检测元件输出的信号，对使摄像装置所具备的光学部件移动的光学部件驱动元件进行控制，该防振控制电路包括：模拟数字变换电路，其将对光学部件的位置进行检测的位置检测元件输出的模拟信号变换为数字信号；伺服电路，其根据模拟数字变换电路的输出信号，生成补偿光学部件的位置的补偿信号并向光学部件驱动元件输出；伺服电路构成为包括数字滤波电路和寄存器，数字滤波电路根据存储在所述寄存器内的滤波器系数进行滤波处理。因此，可以提供一种不使用CPU即可计算摄像装置的移动量，在降低耗电的同时获得抑制了手抖动的影像的高画面质量画面的视频信号的防振控制电路。
-
公开(公告)号：CN1971736A
公开(公告)日：2007-05-30
申请号：CN200610132130.6
申请日：2003-03-21
Applicant: 三洋电机株式会社
Abstract: 本发明提供一种对顺序输入的数字数据，附加检错码以及纠错码的符号化数据处理装置，其特征是：对顺序输入的数字数据，附加检错码和纠错码的处理；数字数据以确定的字节数构成数据块单位，算出检错码、纠错码；由控制程序控制各电路动作；保存控制程序的同时，在控制电路启动时，顺序地读出控制程序供给控制电路的第一外部存储器；共同保存数字数据、检错码和纠错码的第二外部存储器；接收从第一外部存储器顺序读出的控制程序，对第二外部存储器并行提供数据的串/并行转换电路。它具有可减少芯片引脚数量，减小芯片面积的优点。
-
Patent Agency Ranking
公开(公告)号：CN1652466B
公开(公告)日：2010-04-28
申请号：CN200510004373.7
申请日：2005-01-17
Applicant: 三洋电机株式会社
Abstract: 本发明提供一种即使在成为时钟生成源的电压控制振荡器存在制造偏差的情况下，也可以生成与包含跳动的各种周期信号准确同步的时钟的时钟生成方法和时钟生成装置。时钟生成装置利用具有多个不同的振荡特性并能进行时钟振荡的电压控制振荡器(16)，生成与摆动信号同步的时钟。在该时钟生成装置中，按顺序选择设定于电压控制振荡器(16)内的多个振荡特性，通过由电压控制器(18)施加试验电压，来鉴别每一个振荡特性。并且，将该被鉴别过的每一个振荡特性中、成为同步对象的摆动信号的被估计频率位于这些振荡特性中的能振荡的频率范围的略中心且增益更小的振荡特性，设定在所述电压控制振荡器(16)中，以进行时钟的生成。
-
公开(公告)号：CN100595737C
公开(公告)日：2010-03-24
申请号：CN200710184821.5
申请日：2007-10-29
IPC: G06F11/36
CPC classification number: G06F11/3648
Abstract: 本发明提供一种能够从其他程序处理装置取得程序并执行该程序的程序处理装置。具有：CPU，其执行与程序对应的规定的处理；内部存储器，其存储程序，并存储由CPU执行程序而生成的数据；和数据取得电路，其与外部程序处理装置连接，从外部程序处理装置取得程序，并写入到内部存储器；通过CPU、内部存储器、调试处理电路和数据取得电路集成在同一半导体基板上，由此能够解决上述课题。
-
公开(公告)号：CN101436587A
公开(公告)日：2009-05-20
申请号：CN200810173487.8
申请日：2008-11-14
IPC: H01L25/00 , H01L25/18 , H01L23/488 , H01L27/146 , H04N5/225 , G03B5/00
CPC classification number: H04N5/2253 , H01L24/45 , H01L24/48 , H01L24/49 , H01L25/0652 , H01L25/18 , H01L27/14618 , H01L2224/05553 , H01L2224/32145 , H01L2224/45144 , H01L2224/48091 , H01L2224/49175 , H01L2224/49433 , H01L2225/0651 , H01L2924/01006 , H01L2924/01012 , H01L2924/01013 , H01L2924/01029 , H01L2924/0103 , H01L2924/01033 , H01L2924/01047 , H01L2924/0105 , H01L2924/01079 , H01L2924/01082 , H01L2924/01083 , H01L2924/014 , H01L2924/15311 , H01L2924/181 , H01L2924/00014 , H01L2924/00
Abstract: 一种半导体模块，具有多个半导体元件。在与第1半导体元件并排的第2半导体元件，设置有用于输出大电流的电流输出用电极。电流输出用电极通过金属丝等焊接线与第1布线层上设置的基板电极电连接。焊接线横断与第1半导体元件的边(F1)相对的边(E1)以外的边、即边(E2)。此外，电流输出用电极沿着边(E2)来设置。由此，抑制流经一个半导体元件的焊接线的信号成为其他半导体元件的噪声，提高半导体模块的工作可靠性。
-
公开(公告)号：CN100468578C
公开(公告)日：2009-03-11
申请号：CN200410071376.8
申请日：2004-07-23
Applicant: 三洋电机株式会社
IPC: G11C29/00
CPC classification number: G11C29/36 , G11C2029/0401 , G11C2029/3602 , G11C2029/5602
Abstract: 本发明提供一种在一个封装内混装多个半导体芯片的装置，虽结构简单，但可以更有效地进行动作试验。本半导体装置，在一个封装(11)内，作为多个半导体芯片，混装着具有数据处理功能的逻辑芯片(12)以及存储该逻辑芯片(12)处理过的、或应处理的数据的存储器芯片(13)。而且，在该半导体装置中，具备：根据外部指令自动地向存储器电路(15)进行数据写入的自动改写电路(16)；和选择性地切换对上述存储器电路(15)的访问由该自动改写电路(16)进行还是由逻辑电路(14)进行的选择器(18)。另外，作为逻辑试验器的外部试验装置(17)，在向上述自动改写电路(16)输出开始试验指令后，启动逻辑电路(14)的动作试验。
-
公开(公告)号：CN1288658C
公开(公告)日：2006-12-06
申请号：CN03107290.9
申请日：2003-03-21
Applicant: 三洋电机株式会社
CPC classification number: G11B20/1833
Abstract: 本发明提供一种对串行输入的数字数据，附加检错码以及纠错码的编码化数据处理装置，其特征是：对串行输入的数字数据，附加检错码和纠错码的处理；数字数据以确定的字节数构成数据块单位，算出检错码、纠错码；由控制程序控制各电路动作；保存控制程序的同时，在控制电路启动时，串行地读出控制程序供给控制电路的第1外部存储器；共同保存数字数据、检错码和纠错码的第2外部存储器；接收从第1外部存储器串行读出的控制程序，对第2外部存储器并行提供数据的串/并行转换电路。它具有可减少芯片引脚数量，减小芯片面积的优点。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.016 seconds)
