-
公开(公告)号：CN1581066A
公开(公告)日：2005-02-16
申请号：CN200410063858.9
申请日：2004-07-13
Applicant: 三洋电机株式会社
Inventor： 铃木贵之
CPC classification number: G06F3/0658 , G06F3/0605 , G06F3/0626 , G06F3/0632 , G06F3/0674
Abstract: 一种控制装置及数据写入方法，ATA寄存器(22a)与主计算机(30)连接。ATAPI寄存器(22b)由主计算机向ATA寄存器(22a)发送指令代码(A0h)的指令，从而通过ATA寄存器(22a)，发送由主计算机发送的数据。译码器(23)，与ATAPI寄存器(22b)连接，通过ATA寄存器(22a)，对ATAPI寄存器(22b)发送特殊指令，将发送的数据(指令及微机控制用软件)译码后，生成旨在向闪光ROM(12)写入数据(微机控制用软件)的地址及数据。从而提供能够一面抑制电路面积的增大及制造成本的增大，一面采用现时方式向存储器写入控制电路的动作程序的控制装置及数据写入方法。
-
公开(公告)号：CN1971736A
公开(公告)日：2007-05-30
申请号：CN200610132130.6
申请日：2003-03-21
Applicant: 三洋电机株式会社
Abstract: 本发明提供一种对顺序输入的数字数据，附加检错码以及纠错码的符号化数据处理装置，其特征是：对顺序输入的数字数据，附加检错码和纠错码的处理；数字数据以确定的字节数构成数据块单位，算出检错码、纠错码；由控制程序控制各电路动作；保存控制程序的同时，在控制电路启动时，顺序地读出控制程序供给控制电路的第一外部存储器；共同保存数字数据、检错码和纠错码的第二外部存储器；接收从第一外部存储器顺序读出的控制程序，对第二外部存储器并行提供数据的串/并行转换电路。它具有可减少芯片引脚数量，减小芯片面积的优点。
-
公开(公告)号：CN1690966A
公开(公告)日：2005-11-02
申请号：CN200510066658.3
申请日：2005-04-21
Applicant: 三洋电机株式会社
Inventor： 铃木贵之
CPC classification number: G06F9/4411 , G06F8/654
Abstract: 本发明提供一种可抑制电路面积的增大和制造成本的增大、且可以向电可改写的内部非易失性存储器进行CPU的动作程序的写入的控制装置。接收了下载启动信号的下载控制电路(51)通过第一命令寄存器(61)的读出用命令组和设置在地址寄存器(53)上的地址，读出外部串行闪速ROM(30)的数据，并暂时存储在数据寄存器(54)中。并且，通过第二命令寄存器(62)的写入用命令组、设置在地址寄存器(53)上的地址和暂时存储在数据寄存器(54)上的数据，将数据写入到内部闪速ROM(10)中。
-
公开(公告)号：CN1584852A
公开(公告)日：2005-02-23
申请号：CN200410056050.8
申请日：2004-08-10
Applicant: 三洋电机株式会社
IPC: G06F11/36
CPC classification number: G06F11/366 , G06F11/3648
Abstract: 本发明提供一种谋求提高软件调试效率的程序处理装置。在控制LSI(12)中具备：监视CPU核心(21)访问存储器空间时使用的内部总线(27)，并监视预先指定的变量的状态的监控电路(22)。该监控电路(22)，在产生由CPU核心(21)对程序内预先设定的变量进行的改写动作时，存储其更新的数据(变量值)，将保存在自身内部寄存器的变量信息以所定的发送周期经调试I/F(23)发送至调试工具(14)。
-
公开(公告)号：CN1293460C
公开(公告)日：2007-01-03
申请号：CN200410045867.5
申请日：2004-05-25
Applicant: 三洋电机株式会社
Inventor： 铃木贵之
IPC: G06F9/06
CPC classification number: G06F3/0658 , G06F3/0605 , G06F3/0626 , G06F3/0632 , G06F3/0674 , G11C16/102
Abstract: 本发明提供一种既可以抑制电路面积的增大及制造成本的增加，又可以将控制电路的动作程序写入存储器内的控制装置及数据写入方法。ATA寄存器(22a)连接主计算机30。闪速ROM的访问寄存器(25)连接ATA寄存器(22a)，通过从主计算机向ATA寄存器(22a)传送命令码(80h)的特殊命令，从而经由ATA寄存器(22a)传送从主计算机传送来的数据(命令以及微机控制软件)。译码器(23)将传送到访问寄存器(25)的数据进行译码，并生成用于向闪速ROM(12)写入的微机控制软件的格式、地址以及数据。
-
Patent Agency Ranking
公开(公告)号：CN1604234A
公开(公告)日：2005-04-06
申请号：CN200410071376.8
申请日：2004-07-23
Applicant: 三洋电机株式会社
IPC: G11C29/00
CPC classification number: G11C29/36 , G11C2029/0401 , G11C2029/3602 , G11C2029/5602
Abstract: 本发明提供一种在一个封装内混装多个半导体芯片的装置，虽结构简单，但可以更有效地进行动作试验。本半导体装置，在一个封装(11)内，作为多个半导体芯片，混装着具有数据处理功能的逻辑芯片(12)以及存储该逻辑芯片(12)处理过的、或应处理的数据的存储器芯片(13)。而且，在该半导体装置中，具备：根据外部指令自动地向存储器电路(15)进行数据写入的自动改写电路(16)；和选择性地切换对上述存储器电路(15)的访问由该自动改写电路(16)进行还是由逻辑电路(14)进行的选择器(18)。另外，作为逻辑试验器的外部试验装置(17)，在向上述自动改写电路(16)输出开始试验指令后，启动逻辑电路(14)的动作试验。
-
公开(公告)号：CN1584851A
公开(公告)日：2005-02-23
申请号：CN200410071656.9
申请日：2004-07-21
Applicant: 三洋电机株式会社
IPC: G06F11/28
CPC classification number: G06F11/366 , G06F11/3648
Abstract: 本发明提供一种谋求提高软件调试效率的程序处理装置。在控制LSI(12)中，将执行程序的CPU核心(21)以及CPU核心(21)访问存储器空间时使用的内部总线(27)集成在同一半导体基板上。另外，具备监视内部总线(27)并监控程序内的预先指定过的变量的状态的变量中断电路(22)。该变量中断电路(22)对应于所监控的变量的状态分别暂时停止CPU核心(21)的动作。
-
公开(公告)号：CN100468578C
公开(公告)日：2009-03-11
申请号：CN200410071376.8
申请日：2004-07-23
Applicant: 三洋电机株式会社
IPC: G11C29/00
CPC classification number: G11C29/36 , G11C2029/0401 , G11C2029/3602 , G11C2029/5602
Abstract: 本发明提供一种在一个封装内混装多个半导体芯片的装置，虽结构简单，但可以更有效地进行动作试验。本半导体装置，在一个封装(11)内，作为多个半导体芯片，混装着具有数据处理功能的逻辑芯片(12)以及存储该逻辑芯片(12)处理过的、或应处理的数据的存储器芯片(13)。而且，在该半导体装置中，具备：根据外部指令自动地向存储器电路(15)进行数据写入的自动改写电路(16)；和选择性地切换对上述存储器电路(15)的访问由该自动改写电路(16)进行还是由逻辑电路(14)进行的选择器(18)。另外，作为逻辑试验器的外部试验装置(17)，在向上述自动改写电路(16)输出开始试验指令后，启动逻辑电路(14)的动作试验。
-
公开(公告)号：CN100343820C
公开(公告)日：2007-10-17
申请号：CN200410056050.8
申请日：2004-08-10
Applicant: 三洋电机株式会社
IPC: G06F11/36
CPC classification number: G06F11/366 , G06F11/3648
Abstract: 本发明提供一种谋求提高软件调试效率的程序处理装置。在控制LSI(12)中具备：监视CPU核心(21)访问存储器空间时使用的内部总线(27)，并监视预先指定的变量的状态的监控电路(22)。该监控电路(22)，在产生由CPU核心(21)对程序内预先设定的变量进行的改写动作时，存储其更新的数据(变量值)，将保存在自身内部寄存器的变量信息以所定的发送周期经调试I/F(23)发送至调试工具(14)。
-
公开(公告)号：CN1332306C
公开(公告)日：2007-08-15
申请号：CN200510066658.3
申请日：2005-04-21
Applicant: 三洋电机株式会社
Inventor： 铃木贵之
CPC classification number: G06F9/4411 , G06F8/654
Abstract: 本发明提供一种可抑制电路面积的增大和制造成本的增大、且可以向电可改写的内部非易失性存储器进行CPU的动作程序的写入的控制装置。接收了下载启动信号的下载控制电路(51)通过第一命令寄存器(61)的读出用命令组和设置在地址寄存器(53)上的地址，读出外部串行闪速ROM(30)的数据，并暂时存储在数据寄存器(54)中。并且，通过第二命令寄存器(62)的写入用命令组、设置在地址寄存器(53)上的地址和暂时存储在数据寄存器(54)上的数据，将数据写入到内部闪速ROM(10)中。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.022 seconds)
