公开(公告)号：CN114333970A

公开(公告)日：2022-04-12

申请号：CN202110796935.5

申请日：2021-07-14

Applicant: 三星电子株式会社

Inventor： 朴珠用 ,  金敏洙 ,  边大锡 ,  郭判硕

IPC: G11C29/44 ,  G11C29/12 ,  G11C7/18 ,  G11C7/12

Abstract: 一种存储器件包括：包括正常存储单元和冗余存储单元的存储单元阵列；第一页面缓冲器，其通过包括第一位线组和第二位线组的第一位线连接到所述正常存储单元，被布置在与沿第一方向延伸的所述第一位线相对应的第一区域中并且在所述第一方向上共线；以及第二页面缓冲器，其通过包括第三位线组和第四位线组的第二位线连接到所述冗余存储单元，被布置在与沿所述第一方向延伸的所述第二位线相对应的第二区域中并且在所述第一方向上共线，其中，当连接到所述第一位线组的至少一个正常存储单元被确定为缺陷单元时，将连接到所述第一位线组的正常存储单元替换为连接到所述第三位线组的冗余存储单元。

公开(公告)号：CN107422982B

公开(公告)日：2021-09-21

申请号：CN201710236665.6

申请日：2017-04-12

Applicant: 三星电子株式会社

Inventor： 林惠镇 ,  李真烨 ,  姜京花 ,  金珉奭 ,  金敏洙 ,  尹盛远

IPC: G06F3/06

Abstract: 本发明涉及一种包括非易失性存储器和控制器的存储装置，所述控制器配置为根据外部主机装置的请求生成读取命令并传输读取命令至非易失性存储器。非易失性存储器配置为响应读取命令执行读取操作，输出读取数据至控制器，并储存读取操作的信息在内部寄存器中。

公开(公告)号：CN110556147A

公开(公告)日：2019-12-10

申请号：CN201910397250.6

申请日：2019-05-14

Applicant: 三星电子株式会社

Inventor： 俞昌渊 ,  金敏洙 ,  朴贤郁 ,  任琫淳

IPC: G11C16/14 ,  G11C16/24

Abstract: 公开一种存储器装置及其操作方法。所述存储器装置包括单元阵列和页缓冲器电路。单元阵列包括分别连接到第一位线和第二位线的第一单元串和第二单元串。页缓冲器电路被配置为：当对第一单元串和第二单元串的存储器单元执行擦除操作时，将擦除电压施加到第一位线并允许第二位线处于浮置状态。

公开(公告)号：CN110322916B

公开(公告)日：2025-02-18

申请号：CN201910192540.7

申请日：2019-03-14

Applicant: 三星电子株式会社

Inventor： 金承范 ,  金敏洙 ,  李德雨

IPC: G11C16/10 ,  G11C16/08

Abstract: 一种存储设备，包括：存储单元阵列；控制逻辑电路；和行译码器。行译码器被配置为基于控制逻辑电路的控制来激活串选择线。在第一编程操作和第二编程操作之间形成编程间隔。控制逻辑电路包括重编程控制器，被配置为控制行译码器，使得在连接到第一字线的存储单元中连接到不同串选择线的存储单元中的编程间隔不同。

公开(公告)号：CN119255609A

公开(公告)日：2025-01-03

申请号：CN202410318609.7

申请日：2024-03-20

Applicant: 三星电子株式会社

Inventor： 金敏洙 ,  全哄秀

IPC: H10B43/27 ,  H10B43/35 ,  H10B43/40 ,  H10B43/50 ,  H10B41/27 ,  H10B41/35 ,  H10B41/41 ,  H10B41/50 ,  G11C16/04

Abstract: 提供了一种非易失性存储器装置。所述非易失性存储器装置包括第一半导体层和第二半导体层以及通过晶体管。第一半导体层包括在第一方向上延伸的字线和在第二方向上延伸的位线，并且还包括第一基底和存储器单元阵列。存储器单元阵列位于第一基底上并且连接到字线和位线。第二半导体层相对于第一半导体层在第三方向上布置，并且包括第二基底和外围电路。外围电路位于第二基底上并且控制存储器单元阵列。通过晶体管连接到字线并且控制存储器单元阵列与外围电路之间的电连接。通过晶体管中的第一部分通过晶体管位于第一半导体层中，并且通过晶体管中的第二部分通过晶体管位于第二半导体层中。

公开(公告)号：CN110322916A

公开(公告)日：2019-10-11

申请号：CN201910192540.7

申请日：2019-03-14

Applicant: 三星电子株式会社

Inventor： 金承范 ,  金敏洙 ,  李德雨

IPC: G11C16/10 ,  G11C16/08

Abstract: 一种存储设备，包括：存储单元阵列；控制逻辑电路；和行译码器。行译码器被配置为基于控制逻辑电路的控制来激活串选择线。在第一编程操作和第二编程操作之间形成编程间隔。控制逻辑电路包括重编程控制器，被配置为控制行译码器，使得在连接到第一字线的存储单元中连接到不同串选择线的存储单元中的编程间隔不同。

公开(公告)号：CN107422982A

公开(公告)日：2017-12-01

申请号：CN201710236665.6

申请日：2017-04-12

Applicant: 三星电子株式会社

Inventor： 林惠镇 ,  李真烨 ,  姜京花 ,  金珉奭 ,  金敏洙 ,  尹盛远

IPC: G06F3/06

CPC classification number: G06F3/0619 ,  G06F3/0653 ,  G06F3/0659 ,  G06F3/0679 ,  G06F3/0688 ,  G06F11/1048 ,  G06F11/1068 ,  G11C11/5642 ,  G11C16/0483 ,  G11C16/26 ,  G11C29/52 ,  G06F3/0614 ,  G06F3/0629

Abstract: 本发明涉及一种包括非易失性存储器和控制器的存储装置，所述控制器配置为根据外部主机装置的请求生成读取命令并传输读取命令至非易失性存储器。非易失性存储器配置为响应读取命令执行读取操作，输出读取数据至控制器，并储存读取操作的信息在内部寄存器中。

公开(公告)号：CN110556147B

公开(公告)日：2024-07-26

申请号：CN201910397250.6

申请日：2019-05-14

Applicant: 三星电子株式会社

Inventor： 俞昌渊 ,  金敏洙 ,  朴贤郁 ,  任琫淳

IPC: G11C16/14 ,  G11C16/24

Abstract: 公开一种存储器装置及其操作方法。所述存储器装置包括单元阵列和页缓冲器电路。单元阵列包括分别连接到第一位线和第二位线的第一单元串和第二单元串。页缓冲器电路被配置为：当对第一单元串和第二单元串的存储器单元执行擦除操作时，将擦除电压施加到第一位线并允许第二位线处于浮置状态。

公开(公告)号：CN115699713A

公开(公告)日：2023-02-03

申请号：CN202180040570.1

申请日：2021-06-03

Applicant: 三星电子株式会社

Inventor： 金娧永 ,  金起范 ,  曹正旻 ,  郭明勋 ,  金敏洙 ,  朴尚赫 ,  金良昱 ,  洪贤珠

IPC: H04M1/02 ,  G09F9/30 ,  H04M1/72469

Abstract: 根据各种实施例，可以提供一种电子装置，所述装置包括：壳体；第一显示器，其可以通过所述壳体滑动并且具有通过所述壳体暴露于外部的至少一部分，其中所述第一显示器的暴露于外部的区域可基于通过所述壳体的滑动而改变；第二显示器，其与所述第一显示器的所述至少暴露部分以预定距离间隔开，并且与所述至少暴露部分一起布置在平面上；以及至少一个处理器，其布置在所述壳体内，其中所述至少一个处理器被配置为在所述第一显示器上显示第一内容，并且在所述第二显示器上显示第二内容。各种其他实施例是可能的。

公开(公告)号：CN301397880S

公开(公告)日：2010-12-01

申请号：CN201030145191.3

申请日：2010-04-02

Applicant: 三星电子株式会社

Designer： 金光问 ,  郑夏律 ,  金敏洙 ,  金铉燮

Abstract: 1.外观设计产品的名称：移动电话。2.外观设计产品的主要用途：用于通信。3.外观设计的设计要点：本外观设计的设计要点在于移动电话的形状和图案的结合。4.指定图片：立体图。