虚拟化系统和操作其的方法
    2.
    发明公开

    公开(公告)号:CN116414516A

    公开(公告)日:2023-07-11

    申请号:CN202211529120.1

    申请日:2022-11-30

    Abstract: 一种虚拟化系统包括处理器、主机操作系统(OS)、至少一个客户操作系统、虚拟机监视器、至少一个硬件输入/输出(I/O)设备和至少一个硬件接口设备。处理器为虚拟化环境提供功能。主机操作系统在虚拟化环境上运行。所述至少一个客户操作系统在虚拟化环境的至少一个虚拟机上运行。虚拟机监视器使用处理器的功能来实现虚拟化环境,并且生成并控制虚拟化环境的所述至少一个虚拟机。所述至少一个硬件输入/输出设备由主机操作系统和所述至少一客户操作系统控制。所述至少一个硬件接口设备支持所述至少一个客户操作系统和所述至少一个硬件输入/输出设备之间的通信。

    存储器件、存储系统及其操作方法

    公开(公告)号:CN114512170A

    公开(公告)日:2022-05-17

    申请号:CN202111358539.0

    申请日:2021-11-16

    Abstract: 一种操作存储器件的方法,该方法包括:执行第一编程操作以形成多个第一阈值电压分布;以及基于偏移信息,通过使用粗略验证电压和精细验证电压来执行第二编程操作,以从多个第一阈值电压分布形成分别与多个编程状态对应的多个第二阈值电压分布,其中,偏移信息包括根据第二阈值电压分布的特性而变化的多个偏移。

    非易失性存储装置、降低其可靠性劣化的方法和测试其的方法

    公开(公告)号:CN115775584A

    公开(公告)日:2023-03-10

    申请号:CN202210885650.3

    申请日:2022-07-26

    Abstract: 提供了降低非易失性存储装置的可靠性劣化的方法、非易失性存储装置以及测试非易失性存储装置的方法。在降低非易失性存储装置的可靠性劣化的方法中,提供具有初始阈值电压分布的初始数据被存储在与所述多条字线连接的所述多个存储单元中的所述非易失性存储装置。在执行导致可靠性劣化的第一工艺之前,执行第一写入操作使得具有第一阈值电压分布的第一数据存储到与第一字线连接的存储单元中。所述第一字线具有小于参考值的可靠性劣化程度。在执行所述第一工艺之前,执行第二写入操作使得具有第二阈值电压分布的第二数据存储到与第二字线连接的存储单元中。所述第二字线具有大于或等于所述参考值的可靠性劣化程度。

    非易失性存储器件、包括其的存储装置以及其读取方法

    公开(公告)号:CN114496043A

    公开(公告)日:2022-05-13

    申请号:CN202111203478.0

    申请日:2021-10-15

    Inventor: 金珉奭 金炯坤

    Abstract: 本申请提供了非易失性存储器件、包括其的存储装置以及其读取方法。所述非易失性存储器件从控制器接收读取命令和地址,并且响应于所述读取命令执行数据恢复读取操作。在所述数据恢复读取操作中,对多个干扰源组中的每一个干扰源组重复地执行从连接到与根据所述地址选择的字线相邻的字线的存储单元获得干扰源组信息的操作以及恢复与连接到根据所述地址选择的字线的存储单元中的所获得的干扰源组信息相对应的数据的操作。

    非易失性存储器装置及对其单元进行计数的方法

    公开(公告)号:CN114255797A

    公开(公告)日:2022-03-29

    申请号:CN202110966900.1

    申请日:2021-08-23

    Inventor: 金珉奭 金炯坤

    Abstract: 公开了非易失性存储器装置及对其单元进行计数的方法。在对非易失性存储器装置中的存储器单元的数量进行计数的方法中,将用于单元计数操作的测量窗的测量范围和多个测量区间分别设置为第一范围和多个第一区间。所述多个测量区间包括在测量范围中。基于测量窗对包括在存储器单元阵列的第一区域中的第一存储器单元执行第一感测操作。在测量范围的宽度和多个测量区间中的每个的宽度被保持的同时,执行用于移位测量窗的第一移位操作。基于通过第一移位操作移位的测量窗对第一存储器单元执行第二感测操作。基于第一感测操作的结果和第二感测操作的结果来获得第一存储器单元的最终计数值。

    非易失性存储器设备及其擦除方法

    公开(公告)号:CN116129971A

    公开(公告)日:2023-05-16

    申请号:CN202211424269.3

    申请日:2022-11-14

    Abstract: 一种非易失性存储器设备,包括:在垂直方向上的多个单元串,多个单元串中的每一个包括分别连接到多条字线的多个存储器单元,以及擦除控制晶体管,其具有连接到多个存储器单元的两端中的至少一个的第一端和连接到多个单元串中的每一个的两端中的至少一个的第二端,以及行解码器,被配置为在其中施加到擦除控制晶体管的第二端的擦除电压增加到目标电平的第一时段中向多条字线施加第一偏置电压,并且在第一时段之后的第二时段中向多条字线中的至少一些字线施加高于第一偏置电压的第二偏置电压。

Patent Agency Ranking