-
公开(公告)号:CN110634865B
公开(公告)日:2024-01-30
申请号:CN201910553241.1
申请日:2019-06-25
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L23/528 , H01L21/8238
Abstract: 一种半导体器件,包括在其中具有有源图案的基板、横跨有源图案延伸的栅电极和在有源图案上与栅电极横向相邻的源/漏区。该器件还包括接触结构,该接触结构包括在源/漏区上的第一接触、在第一接触上的第二接触以及在第一和第二接触的侧壁上的间隔物。
-
公开(公告)号:CN106898545A
公开(公告)日:2017-06-27
申请号:CN201710130527.X
申请日:2013-05-23
Applicant: 三星电子株式会社
IPC: H01L21/265 , H01L21/28 , H01L21/285 , H01L21/768 , H01L23/485 , H01L27/092 , H01L29/08 , H01L29/16 , H01L29/161 , H01L29/165 , H01L29/66 , H01L29/78
Abstract: 本发明提供了一种半导体装置。所述半导体装置包括:第一层间绝缘膜,包括孔,位于基底上;栅极,形成在孔中;抬升源极/漏极区域,形成在栅极的两侧上;开口,位于第一层间绝缘膜中并暴露抬升源极/漏极区域的表面;金属硅化物,形成在开口中;其中,金属硅化物包括远离抬升源极/漏极区域的表面的硅化物下轮廓,硅化物下轮廓具有弯曲的剖面,其中,金属硅化物包括具有底部和侧壁的上凹进,其中,上凹进的底部与硅化物下轮廓的底部分开的距离大于上凹进的侧壁与硅化物下轮廓的侧壁分开的距离,其中,上凹进的侧壁与开口的侧壁共面,其中,半导体装置的集成密度是20nm或更小。
-
公开(公告)号:CN109119406B
公开(公告)日:2023-12-26
申请号:CN201810383864.4
申请日:2018-04-26
Applicant: 三星电子株式会社
Abstract: 提供了一种包括电阻器结构的半导体器件,该半导体器件包括:衬底,其具有垂直于第一方向的上表面;电阻器结构,其包括在衬底上的第一绝缘层、在第一绝缘层上的电阻器层和在电阻器层上的第二绝缘层;以及电阻器接触,其穿透第二绝缘层和电阻器层。电阻器接触的侧壁相对于第一方向的倾斜角根据离衬底的高度而变化。该半导体器件具有低的接触电阻和窄的接触电阻变化。
-
公开(公告)号:CN108346619B
公开(公告)日:2024-02-13
申请号:CN201810067806.0
申请日:2018-01-24
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L23/532
Abstract: 一种半导体器件和形成其的方法,该半导体器件包括:具有开口的绝缘结构;设置在开口中的导电图案;覆盖导电图案的底表面的阻挡结构,阻挡结构在导电图案与开口的侧壁之间延伸;以及晶核结构,设置在导电图案与阻挡结构之间。晶核结构包括接触阻挡结构的第一晶核层和接触导电图案的第二晶核层,并且第二晶核层的顶端部分高于第一晶核层的顶端部分。
-
公开(公告)号:CN117276341A
公开(公告)日:2023-12-22
申请号:CN202310737782.6
申请日:2023-06-20
Applicant: 三星电子株式会社
IPC: H01L29/78
Abstract: 本发明提供一种半导体器件,该半导体器件包括:基板;有源区,在基板上在第一方向上延伸;栅极结构,在基板上在第二方向上延伸并包括栅电极;源极/漏极区,提供在有源区上在栅极结构的至少一侧;层间绝缘层,覆盖栅极结构;第一接触结构,在栅极结构的至少一侧连接到源极/漏极区;以及栅极接触结构,至少部分地穿过层间绝缘层并连接到栅电极,其中栅极接触结构包括:第一层,包括导电材料;第二层,提供在第一层上,通过第一层与层间绝缘层间隔开,并包括第一杂质;以及第三层,提供在第二层上并包括第二杂质。
-
公开(公告)号:CN103426739B
公开(公告)日:2017-12-22
申请号:CN201310195386.1
申请日:2013-05-23
Applicant: 三星电子株式会社
IPC: H01L21/28 , H01L29/417
CPC classification number: H01L29/7839 , H01L21/26506 , H01L21/28 , H01L21/28518 , H01L21/28537 , H01L21/76814 , H01L23/485 , H01L27/092 , H01L29/0847 , H01L29/1608 , H01L29/161 , H01L29/165 , H01L29/401 , H01L29/665 , H01L29/66636 , H01L29/66643 , H01L29/78 , H01L29/7848 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了使用预非晶化注入形成半导体装置的方法以及形成的半导体装置。可以通过形成暴露抬升源极/漏极区域的表面的开口来提供形成半导体装置的方法。可以减小开口的尺寸,并可以通过开口对抬升源极/漏极区域执行预非晶化注入(PAI),以形成抬升源极/漏极区域的非晶化部分。可以由金属和非晶化部分形成金属硅化物。
-
公开(公告)号:CN103426739A
公开(公告)日:2013-12-04
申请号:CN201310195386.1
申请日:2013-05-23
Applicant: 三星电子株式会社
IPC: H01L21/28 , H01L29/417
CPC classification number: H01L29/7839 , H01L21/26506 , H01L21/28 , H01L21/28518 , H01L21/28537 , H01L21/76814 , H01L23/485 , H01L27/092 , H01L29/0847 , H01L29/1608 , H01L29/161 , H01L29/165 , H01L29/401 , H01L29/665 , H01L29/66636 , H01L29/66643 , H01L29/78 , H01L29/7848 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了使用预非晶化注入形成半导体装置的方法以及形成的半导体装置。可以通过形成暴露抬升源极/漏极区域的表面的开口来提供形成半导体装置的方法。可以减小开口的尺寸,并可以通过开口对抬升源极/漏极区域执行预非晶化注入(PAI),以形成抬升源极/漏极区域的非晶化部分。可以由金属和非晶化部分形成金属硅化物。
-
公开(公告)号:CN118116900A
公开(公告)日:2024-05-31
申请号:CN202311543364.X
申请日:2023-11-17
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L23/528 , H01L27/088
Abstract: 一种集成电路器件包括衬底上的中间绝缘结构、穿过中间绝缘结构并从中间绝缘结构的顶表面朝向衬底延伸第一垂直长度的第一接触结构、以及穿过中间绝缘结构的第二接触结构。中间绝缘结构可以具有在第一垂直水平处沿横向方向延伸的顶表面。第二接触结构可以从中间绝缘结构的顶表面朝向衬底延伸大于第一垂直长度的第二垂直长度。第一接触结构可以具有沿着中间绝缘结构的顶表面的延长线平面延伸的第一顶表面。第二接触结构可以具有可在远离衬底的方向上凸出的第二顶表面。
-
公开(公告)号:CN108346619A
公开(公告)日:2018-07-31
申请号:CN201810067806.0
申请日:2018-01-24
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L23/532
Abstract: 一种半导体器件和形成其的方法,该半导体器件包括:具有开口的绝缘结构;设置在开口中的导电图案;覆盖导电图案的底表面的阻挡结构,阻挡结构在导电图案与开口的侧壁之间延伸;以及晶核结构,设置在导电图案与阻挡结构之间。晶核结构包括接触阻挡结构的第一晶核层和接触导电图案的第二晶核层,并且第二晶核层的顶端部分高于第一晶核层的顶端部分。
-
公开(公告)号:CN106898545B
公开(公告)日:2020-02-18
申请号:CN201710130527.X
申请日:2013-05-23
Applicant: 三星电子株式会社
IPC: H01L21/265 , H01L21/28 , H01L21/285 , H01L21/768 , H01L23/485 , H01L27/092 , H01L29/08 , H01L29/16 , H01L29/161 , H01L29/165 , H01L29/66 , H01L29/78
Abstract: 本发明提供了一种半导体装置。所述半导体装置包括:第一层间绝缘膜,包括孔,位于基底上;栅极,形成在孔中;抬升源极/漏极区域,形成在栅极的两侧上;开口,位于第一层间绝缘膜中并暴露抬升源极/漏极区域的表面;金属硅化物,形成在开口中;其中,金属硅化物包括远离抬升源极/漏极区域的表面的硅化物下轮廓,硅化物下轮廓具有弯曲的剖面,其中,金属硅化物包括具有底部和侧壁的上凹进,其中,上凹进的底部与硅化物下轮廓的底部分开的距离大于上凹进的侧壁与硅化物下轮廓的侧壁分开的距离,其中,上凹进的侧壁与开口的侧壁共面,其中,半导体装置的集成密度是20nm或更小。
-
-
-
-
-
-
-
-
-