公开(公告)号：CN111490095B

公开(公告)日：2025-03-28

申请号：CN202010049972.5

申请日：2020-01-16

Applicant: 三星电子株式会社

Inventor： 姜炳在 ,  金允贞 ,  梁世敏 ,  李气范

IPC: H10D64/27 ,  H10D30/60 ,  H10D30/01

Abstract: 公开了一种制造具有掩埋栅电极的半导体器件的方法，包括：在具有由器件隔离膜限定的多个有源区的衬底中形成多个栅极沟槽，多个栅极沟槽与多个有源区交叉并沿第一水平方向彼此平行地延伸；在衬底的暴露表面上选择性地形成第一栅极绝缘层；在第一栅极绝缘层和器件隔离膜两者的暴露表面上形成第二栅极绝缘层；以及通过部分地去除第一栅极绝缘层和第二栅极绝缘层来形成多个栅极绝缘层，并形成多个掩埋栅电极。

公开(公告)号：CN118921984A

公开(公告)日：2024-11-08

申请号：CN202410367066.8

申请日：2024-03-28

Applicant: 三星电子株式会社

Inventor： 李熙性 ,  姜太星 ,  梁世敏 ,  蔡教锡 ,  洪承湖 ,  黄泛佣

IPC: H10B12/00

Abstract: 提供一种半导体存储器装置。半导体存储器装置包括：衬底，其包括有源区；元件隔离膜，其设置在衬底中并且限定有源区；凹部，其设置在有源区中并且在第一方向上延伸；以及栅极结构，其在有源区上在第二方向上延伸，其中，栅极结构包括顺序地堆叠的栅极绝缘膜、栅极堆叠图案和栅极封盖图案，其中，栅极绝缘膜沿着有源区的上表面延伸，并且栅极绝缘膜的一部分填充凹部，并且其中，从衬底的下表面到元件隔离膜的底表面的高度小于从衬底的下表面到凹部的底表面的高度。

公开(公告)号：CN115810666A

公开(公告)日：2023-03-17

申请号：CN202211112249.2

申请日：2022-09-13

Applicant: 三星电子株式会社

Inventor： 梁世敏 ,  姜炳在 ,  李钟琴 ,  李熙性

IPC: H01L29/78 ,  H01L29/45 ,  H10B12/00

Abstract: 提供了一种半导体器件。该半导体器件包括衬底、在衬底中限定有源区的器件隔离膜、在衬底中由器件隔离膜限定的有源区、形成在有源区中的栅极图案、以及在有源区中在栅极图案两侧的源极/漏极区，源极/漏极区包括第一部分，第一部分掺有一氧化碳(CO)离子并被再结晶。

公开(公告)号：CN111490095A

公开(公告)日：2020-08-04

申请号：CN202010049972.5

申请日：2020-01-16

Applicant: 三星电子株式会社

Inventor： 姜炳在 ,  金允贞 ,  梁世敏 ,  李气范

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/336

Abstract: 公开了一种制造具有掩埋栅电极的半导体器件的方法，包括：在具有由器件隔离膜限定的多个有源区的衬底中形成多个栅极沟槽，多个栅极沟槽与多个有源区交叉并沿第一水平方向彼此平行地延伸；在衬底的暴露表面上选择性地形成第一栅极绝缘层；在第一栅极绝缘层和器件隔离膜两者的暴露表面上形成第二栅极绝缘层；以及通过部分地去除第一栅极绝缘层和第二栅极绝缘层来形成多个栅极绝缘层，并形成多个掩埋栅电极。