-
公开(公告)号：CN110750209B
公开(公告)日：2024-12-20
申请号：CN201910220905.2
申请日：2019-03-22
Applicant: 三星电子株式会社
Abstract: 提供了一种固态驱动器和用于元数据访问的方法。固态驱动器包括不同种类的第一存储器和第二存储器以及控制第一存储器和第二存储器的存储器控制器，其中存储器控制器从主机接收元数据访问请求，并且包括条件检查器，条件检查器响应于元数据访问请求而确定第一存储器的条件和第二存储器的条件并且选择第一存储器和第二存储器中的至少一个，并且存储器控制器访问被条件检查器选择的存储器。
-
公开(公告)号：CN112599174A
公开(公告)日：2021-04-02
申请号：CN202011038170.0
申请日：2020-09-28
Applicant: 三星电子株式会社
Abstract: 为了控制非易失性存储器器件的初始化，在装配包括第一非易失性存储器器件和第二非易失性存储器器件的存储器系统之前，将用于第一非易失性存储器器件的初始化的信息数据存储在第一非易失性存储器器件中。在装配存储器系统之后，将信息数据从第一非易失性存储器器件移动到第二非易失性存储器器件。基于存储在第二非易失性存储器器件中的信息数据来初始化第一非易失性存储器器件。通过将信息数据从第一非易失性存储器器件移动到具有快速的读取操作速度的第二非易失性存储器器件并使用从第二非易失性存储器器件读取的信息数据，有效地减少第一非易失性存储器器件的初始化时间。
-
公开(公告)号：CN112908386A
公开(公告)日：2021-06-04
申请号：CN202011300099.9
申请日：2020-11-19
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储器装置包括第一半导体层、第二半导体层、控制电路和焊盘区域，第一半导体层包括上基板和存储器单元阵列，在上基板中设置有在第一方向上延伸的字线和在第二方向上延伸的位线。存储器单元阵列包括位于上基板上的竖直结构，并且该竖直结构包括存储器块。第二半导体层包括下基板，该下基板包括地址解码器和页缓冲器电路。竖直结构包括其中设置有一个或多个贯穿孔通孔的通孔区域，并且通孔区域在第二方向上间隔开。存储器单元阵列包括与位线中的不同位线对应的垫。至少两个垫根据在第一方向上距焊盘区域的距离包括不同数量的通孔区域。
-
公开(公告)号：CN112435701A
公开(公告)日：2021-03-02
申请号：CN202010788417.4
申请日：2020-08-07
Applicant: 三星电子株式会社
IPC: G11C16/10 , G11C16/24 , G06F12/0882
Abstract: 提供了一种非易失性存储器装置、存储装置和非易失性存储器装置的操作方法。所述非易失性存储器装置的各个存储器块包括柱的第一部分的第一存储器单元和柱的第二部分的第二存储器单元。当在从存储器块选择的存储器块处基于连续地址执行编程操作时，非易失性存储器装置顺序地完成第一存储器单元和第二存储器单元当中不与第一部分和第二部分的边界相邻的非相邻存储器单元的第一编程操作，然后完成与边界相邻的相邻存储器单元的第二编程操作。
-
公开(公告)号：CN118538254A
公开(公告)日：2024-08-23
申请号：CN202410185758.0
申请日：2024-02-19
Applicant: 三星电子株式会社
IPC: G11C5/14 , G11C7/12 , G11C8/08 , G11C8/10 , G11C13/00 , G11C16/08 , G11C16/14 , G11C16/30 , G11C16/24
Abstract: 一种存储器件包括：存储单元阵列，包括多个存储块；电压发生器，被配置为生成擦除电压和行线电压，以提供给多个存储块中要对其执行擦除操作的目标块；以及控制逻辑电路，被配置为控制存储单元阵列和电压发生器，其中，在擦除操作期间，在预充电电压被施加到与目标块连接的多条串选择线之后，控制逻辑电路还被配置为向连接到多条串选择线的多条位线提供擦除电压，其中，多条串选择线包括第一串选择线和第二串选择线，其中，第一串选择线与连接到目标块的多条字线的端部之间的第一距离小于第二串选择线与多条字线的端部之间的第二距离，并且其中，连接到第一串选择线的第一晶体管的第一阈值电压高于连接到第二串选择线的第二晶体管的第二阈值电压。
-
Patent Agency Ranking
公开(公告)号：CN118298879A
公开(公告)日：2024-07-05
申请号：CN202410005838.3
申请日：2024-01-03
Applicant: 三星电子株式会社
IPC: G11C16/08
Abstract: 提供了一种操作存储器装置的方法和存储器装置，所述方法包括：在字线设置时段中将通过电压施加至多条字线；在字线设置时段中在第一时间点将导通电压施加至未选择的地选择线；在字线设置时段中在第二时间点通过将预充电电压施加至公共源极线来增大所述多条字线的电压；在字线设置时段中在第三时间点将截止电压施加至未选择的地选择线；以及在字线设置时段中在第四时间点将地电压施加至公共源极线。
-
公开(公告)号：CN110750209A
公开(公告)日：2020-02-04
申请号：CN201910220905.2
申请日：2019-03-22
Applicant: 三星电子株式会社
Abstract: 提供了一种固态驱动器和用于元数据访问的方法。固态驱动器包括不同种类的第一存储器和第二存储器以及控制第一存储器和第二存储器的存储器控制器，其中存储器控制器从主机接收元数据访问请求，并且包括条件检查器，条件检查器响应于元数据访问请求而确定第一存储器的条件和第二存储器的条件并且选择第一存储器和第二存储器中的至少一个，并且存储器控制器访问被条件检查器选择的存储器。
-
公开(公告)号：CN119012699A
公开(公告)日：2024-11-22
申请号：CN202410556637.2
申请日：2024-05-07
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体装置和一种数据存储系统。半导体装置包括：第一半导体结构，其包括衬底、衬底上的电路和电连接到电路的下互连结构；以及第二半导体结构，其包括：板层，其位于第一半导体结构上；在垂直于板层的上表面的第一方向上交替地堆叠在板层上的栅电极和层间绝缘层；沟道结构，其穿过栅电极并且在第一方向上延伸；以及上电容器结构，其包括层间绝缘层上的上栅电极和在第一方向上延伸穿过上栅电极的上接触结构。
-
公开(公告)号：CN116828858A
公开(公告)日：2023-09-29
申请号：CN202211630158.8
申请日：2022-12-13
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括：CSL驱动器，在衬底上；CSP，在CSL驱动器上；栅电极结构，在CSP上并且包括在垂直于衬底上表面的第一方向上彼此间隔开的栅电极，每一个栅电极在平行于衬底上表面第二方向上延伸；存储器沟道结构，在CSP上并且延伸穿过栅电极结构并连接到CSP；第一上布线结构，接触CSP的上表面；第一贯通过孔，沿第一方向延伸穿过CSP并电连接到第一上布线结构和CSL驱动器，但不接触CSP；以及虚设布线结构，接触CSP的上表面，但不电连接到CSL驱动器。
-
公开(公告)号：CN112349324A
公开(公告)日：2021-02-09
申请号：CN202010729765.4
申请日：2020-07-27
Applicant: 三星电子株式会社
Abstract: 一种存储设备，包括：第一存储器设备，包括多个存储器块和被包括在多个存储器块中的每一个中的多个页面；第二存储器设备，被配置为存储第一存储器设备的第一退化信息；以及控制器，被配置为使用第一读取电压在第一存储器设备上执行第一读取操作以获取第一退化信息，并且使用第二读取电压在第一存储器设备上执行第二读取操作。第二读取电压是使用第一存储器设备的第二退化信息计算的，第二退化信息使用第一退化信息估计。第一退化信息和第二退化信息中的每一个包括多个页面中的每一个的误比特数。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.025 seconds)
