公开(公告)号：CN119447099A

公开(公告)日：2025-02-14

申请号：CN202410792332.1

申请日：2024-06-19

Applicant: 三星电子株式会社

Inventor： 姜明杉 ,  权柒佑 ,  朴玉敬

IPC: H01L23/538 ,  H01L23/13 ,  H01L23/15 ,  H10B80/00

Abstract: 一种半导体封装件包括：具有腔的陶瓷衬底；下再分布结构，其位于陶瓷衬底的下表面上并且电连接到陶瓷衬底；上再分布结构，其位于陶瓷衬底的上表面上并且电连接到陶瓷衬底；多个半导体芯片，其在上再分布结构上沿第一方向布置；以及桥接芯片结构，其位于陶瓷衬底的腔中并且包括将多个半导体芯片彼此电连接的桥接芯片。

公开(公告)号：CN118693036A

公开(公告)日：2024-09-24

申请号：CN202410329261.1

申请日：2024-03-21

Applicant: 三星电子株式会社

Inventor： 朴玉敬

IPC: H01L23/498 ,  H01L25/18 ,  H01L25/16 ,  H10B80/00

Abstract: 提供了一种封装基板和包括该封装基板的半导体封装。该封装基板可以包括：核心基板，包括第一表面和第二表面；第一核心层叠结构，在核心基板的第一表面上，包括第一核心绝缘层和在第一核心绝缘层上的第一核心布线层，并且包括由第一核心绝缘层限定的第一芯片安装空间；桥芯片，在第一芯片安装空间内，并且包括桥基板和桥焊盘；以及第二核心层叠结构，在核心基板的第二表面上，并且包括第二核心绝缘层和在第二核心绝缘层上的第二核心布线层，其中第一核心绝缘层具有第一热膨胀系数，第二核心绝缘层具有小于第一热膨胀系数的第二热膨胀系数。

公开(公告)号：CN109979924A

公开(公告)日：2019-07-05

申请号：CN201811376402.6

申请日：2018-11-19

Applicant: 三星电子株式会社

Inventor： 金铉澈 ,  明福植 ,  朴玉敬

IPC: H01L25/065

Abstract: 本公开提供了插入基底和半导体封装件，所述半导体封装件包括：第一半导体封装件，包括第一基底和安装在第一基底上的下半导体芯片；第二半导体封装件，堆叠在第一半导体封装件上并包括第二基底和堆叠在第二基底上的上半导体芯片；以及插入基底，置于第一半导体封装件与第二半导体封装件之间并具有从面向下半导体芯片的下表面凹陷的凹部，其中，插入基底包括在与下半导体芯片叠置的区域中设置为与凹部相邻的虚设布线层，并且不向虚设布线层施加电信号。

公开(公告)号：CN119133108A

公开(公告)日：2024-12-13

申请号：CN202410111562.7

申请日：2024-01-26

Applicant: 三星电子株式会社

Inventor： 朴玉敬 ,  姜命衫 ,  权漆佑 ,  金惠镇

IPC: H01L23/00 ,  H01L23/12 ,  H01L23/31 ,  H10B80/00

Abstract: 提供了半导体封装件。所述半导体封装件包括封装基底、在封装基底上的芯片结构、设置在封装基底上并围绕芯片结构设置的外围结构以及设置在封装基底的边缘处并围绕外围结构和芯片结构的加强件结构。加强件结构包括顺序堆叠的第一加强件和第二加强件，第二加强件包括与第一加强件的材料不同的材料，并且第二加强件具有比第一加强件的第一宽度宽的第二宽度并且与外围结构竖直叠置。

公开(公告)号：CN118695459A

公开(公告)日：2024-09-24

申请号：CN202410333244.5

申请日：2024-03-22

Applicant: 三星电子株式会社

Inventor： 朴玉敬

IPC: H05K1/02 ,  H05K1/11 ,  H05K1/14 ,  H05K1/18

Abstract: 提供了印刷电路板和半导体封装件。该印刷电路板包括：基础板层，其包括堆叠的多个板层，该多个板层包括芯板层、堆叠在芯板层的上表面和下表面中的每一个上的多个子板层以及堆叠在多个子板层中的至少一个上的增强板层；多个等电位板，其设置在位于多个板层的上表面和下表面上的多个互连层上并且具有差分信号开口和单信号开口；以及衬底互连结构，其包括多个板顶部焊盘、多个板底部焊盘以及穿过基础板层将多个板顶部焊盘连接到多个板底部焊盘的多个板互连路径。

公开(公告)号：CN109979924B

公开(公告)日：2024-09-03

申请号：CN201811376402.6

申请日：2018-11-19

Applicant: 三星电子株式会社

Inventor： 金铉澈 ,  明福植 ,  朴玉敬

IPC: H10B80/00

Abstract: 本公开提供了插入基底和半导体封装件，所述半导体封装件包括：第一半导体封装件，包括第一基底和安装在第一基底上的下半导体芯片；第二半导体封装件，堆叠在第一半导体封装件上并包括第二基底和堆叠在第二基底上的上半导体芯片；以及插入基底，置于第一半导体封装件与第二半导体封装件之间并具有从面向下半导体芯片的下表面凹陷的凹部，其中，插入基底包括在与下半导体芯片叠置的区域中设置为与凹部相邻的虚设布线层，并且不向虚设布线层施加电信号。