-
公开(公告)号：CN101136318A
公开(公告)日：2008-03-05
申请号：CN200710148554.6
申请日：2007-08-29
Applicant: 三星电子株式会社
IPC: H01L21/00 , H01L21/02 , H01L21/308 , H01L21/311
CPC classification number: H01L21/0332 , H01L21/0337 , H01L21/3081 , H01L21/3086
Abstract: 公开了制造半导体集成电路器件的方法。所述制造半导体集成电路器件的方法包括：在基层上形成硬掩膜层；在第一方向上在硬掩膜层上形成线牺牲硬掩膜层；在线牺牲硬掩膜层图案上涂覆高分子有机材料层；在第二方向上对高分子有机材料层和线牺牲硬掩膜层图案形成图案；形成矩阵牺牲硬掩膜层图案；通过使用矩阵牺牲硬掩膜层图案作为蚀刻掩膜来对硬掩膜层形成图案，从而形成硬掩膜层图案；以及通过使用硬掩膜层图案作为蚀刻掩膜来对基层形成图案，从而形成下部图案。根据本发明的方法比传统方法更简单并且更便宜。
-
Patent Agency Ranking
公开(公告)号：CN110880503B
公开(公告)日：2024-03-08
申请号：CN201910634952.1
申请日：2019-07-15
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L27/092
-
公开(公告)号：CN112420696B
公开(公告)日：2025-04-25
申请号：CN202010667825.4
申请日：2020-07-13
Applicant: 三星电子株式会社
Abstract: 提供了半导体器件和制造半导体器件的方法。该半导体器件包括：跨越衬底的栅极图案，栅极图案包括依次堆叠在衬底上的栅极绝缘层、栅电极和栅极盖图案；栅极间隔物，覆盖栅极图案的侧壁；在衬底上的源极/漏极图案，源极/漏极图案邻近栅极图案的侧壁；在源极/漏极图案上的接触垫，接触垫的顶表面低于栅电极的顶表面；在接触垫上的源极/漏极接触插塞；以及在栅极间隔物与源极/漏极接触插塞之间的保护间隔物，保护间隔物具有包围源极/漏极接触插塞的环形。
-
公开(公告)号：CN112420696A
公开(公告)日：2021-02-26
申请号：CN202010667825.4
申请日：2020-07-13
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/78 , H01L21/8234
Abstract: 提供了半导体器件和制造半导体器件的方法。该半导体器件包括：跨越衬底的栅极图案，栅极图案包括依次堆叠在衬底上的栅极绝缘层、栅电极和栅极盖图案；栅极间隔物，覆盖栅极图案的侧壁；在衬底上的源极/漏极图案，源极/漏极图案邻近栅极图案的侧壁；在源极/漏极图案上的接触垫，接触垫的顶表面低于栅电极的顶表面；在接触垫上的源极/漏极接触插塞；以及在栅极间隔物与源极/漏极接触插塞之间的保护间隔物，保护间隔物具有包围源极/漏极接触插塞的环形。
-
公开(公告)号：CN110880503A
公开(公告)日：2020-03-13
申请号：CN201910634952.1
申请日：2019-07-15
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L27/092
Abstract: 提供了一种集成电路器件，所述集成电路器件包括：在衬底上沿第一方向延伸的鳍型有源区；与鳍型有源区交叉并且在衬底上沿垂直于第一方向的第二方向延伸的栅极结构；以及设置在栅极结构上的第一接触结构，第一接触结构的顶表面的宽度大于第一接触结构的底表面的宽度。
-
公开(公告)号：CN212412061U
公开(公告)日：2021-01-26
申请号：CN202021369729.3
申请日：2020-07-13
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L27/088 , H01L21/336 , H01L21/8234
Abstract: 提供了半导体器件，其包括：跨越衬底的栅极图案，栅极图案包括依次堆叠在衬底上的栅极绝缘层、栅电极和栅极盖图案；栅极间隔物，覆盖栅极图案的侧壁；在衬底上的源极/漏极图案，源极/漏极图案邻近栅极图案的侧壁；在源极/漏极图案上的接触垫，接触垫的顶表面低于栅电极的顶表面；在接触垫上的源极/漏极接触插塞；以及在栅极间隔物与源极/漏极接触插塞之间的保护间隔物，保护间隔物具有包围源极/漏极接触插塞的环形。
-
-
-
-
-
Search Results
6
records
(took 0.019 seconds)
