公开(公告)号：CN111933587A

公开(公告)日：2020-11-13

申请号：CN202010253551.4

申请日：2020-04-02

Applicant: 三星电子株式会社

Inventor： 朱昶垠 ,  金成焕 ,  郑景文 ,  权容焕 ,  林荣奎 ,  朴成桓

IPC: H01L23/31 ,  H01L23/498

Abstract: 提供一种半导体封装件。所述半导体封装件包括连接结构、半导体芯片和连接金属件。所述连接结构包括重新分布层和连接过孔层。所述半导体芯片设置在所述连接结构上，并且包括连接垫。所述连接金属件设置在所述连接结构上并且通过所述连接结构电连接到所述连接垫。所述连接过孔层包括具有长轴和短轴的连接过孔，并且在平面图中，所述连接过孔的所述短轴与所述连接金属件相交。

公开(公告)号：CN113380722B

公开(公告)日：2024-11-22

申请号：CN202110090433.0

申请日：2021-01-22

Applicant: 三星电子株式会社

Inventor： 朱昶垠 ,  崔圭振

IPC: H01L23/31 ,  H01L23/498 ,  H01L21/56

Abstract: 一种半导体封装件包括：具有通孔的芯衬底；至少部分地填充所述通孔并且覆盖所述芯衬底的上表面的第一模制构件，所述第一模制构件在所述通孔内具有腔；位于在所述芯衬底的所述上表面上的所述第一模制构件上的第一半导体芯片；布置在所述腔内的第二半导体芯片；位于所述第一模制构件上并且覆盖所述第一半导体芯片的第二模制构件；填充所述腔并覆盖所述芯衬底的所述下表面的第三模制构件；位于所述第二模制构件上并且将所述第一半导体芯片的第一芯片焊盘与所述芯衬底的芯连接布线电连接的第一再分布布线；以及位于所述第三模制构件上并且将所述第二半导体芯片的第二芯片焊盘与所述芯衬底的所述芯连接布线电连接的第二再分布布线。

公开(公告)号：CN114551393A

公开(公告)日：2022-05-27

申请号：CN202111121406.1

申请日：2021-09-24

Applicant: 三星电子株式会社

Inventor： 李在彦 ,  朱昶垠 ,  崔圭振

IPC: H01L23/498 ,  H01L21/48

Abstract: 提供了一种半导体封装件及其制造方法。半导体封装件包括：半导体芯片；下再分布层，其位于半导体芯片的下表面上；下钝化层，其位于下再分布层的下表面上；UBM焊盘，其位于下钝化层上，并且包括上焊盘和连接到上焊盘的下焊盘，上焊盘在其上表面处的水平长度大于在其下表面处的水平长度；种子层，其位于下钝化层与UBM焊盘之间；以及外部连接端子，其位于UBM焊盘的下表面上，其中，种子层包括覆盖上焊盘的侧表面的第一种子部分、覆盖上焊盘的下表面的一部分的第二种子部分以及覆盖下焊盘的侧表面的一部分的第三种子部分。

公开(公告)号：CN111834319A

公开(公告)日：2020-10-27

申请号：CN202010181672.2

申请日：2020-03-16

Applicant: 三星电子株式会社

Inventor： 崔圭桭 ,  金成焕 ,  朱昶垠 ,  权柒佑 ,  林荣奎 ,  李晟旭

IPC: H01L23/488 ,  H01L23/31

Abstract: 本发明提供一种半导体封装件，所述半导体封装件包括：半导体芯片，包括具有第一表面以及与所述第一表面相对的第二表面的主体、设置在所述主体的所述第一表面上的连接垫和设置在所述连接垫上的扩展垫；以及连接结构，包括设置在所述半导体芯片的所述主体的所述第一表面上的绝缘层、贯穿所述绝缘层并且具有与所述扩展垫接触的一侧的重新分布过孔和设置在所述绝缘层上并且具有与所述重新分布过孔的另一侧接触的过孔垫的重新分布层，其中，所述半导体芯片的所述扩展垫的水平截面面积大于所述半导体芯片的所述连接垫的水平截面面积。

公开(公告)号：CN117594545A

公开(公告)日：2024-02-23

申请号：CN202310393323.0

申请日：2023-04-13

Applicant: 三星电子株式会社

Inventor： 朱昶垠 ,  权五局 ,  金善载

IPC: H01L23/48 ,  H01L23/498 ,  H01L23/538 ,  H01L25/18 ,  H10B80/00 ,  H01L21/56

Abstract: 提供了一种半导体封装件。所述半导体封装件可以包括：第一再分布基板；第二再分布基板，其位于第一再分布基板上；芯片堆叠件，其位于第一再分布基板与第二再分布基板之间；第一模制层，其位于芯片堆叠件上；以及贯通电极，其延伸到第一模制层中并且将第一再分布基板电连接到第二再分布基板。芯片堆叠件可以包括：第一半导体芯片，其位于第一再分布基板上，第一半导体芯片包括在其中延伸的贯通通路；芯片结构，其包括第二半导体芯片和第二模制层，第二半导体芯片位于第一半导体芯片上并且电连接到贯通通路；以及第三半导体芯片，其位于芯片结构与第二再分布基板之间，并且第一半导体芯片的侧表面可以与芯片结构的侧表面共面。

公开(公告)号：CN111613538A

公开(公告)日：2020-09-01

申请号：CN202010025247.4

申请日：2020-01-10

Applicant: 三星电子株式会社

Inventor： 崔圭桭 ,  金成焕 ,  朱昶垠 ,  权柒佑 ,  林荣奎 ,  李晟旭

IPC: H01L21/48

Abstract: 提供了一种制造半导体芯片的连接结构的方法和一种制造半导体封装件的方法。所述制造半导体芯片的连接结构的方法包括：准备半导体芯片，半导体芯片具有其上设置有连接垫的第一表面和与第一表面相对的第二表面，并且半导体芯片包括设置在第一表面上并覆盖连接垫的钝化层；在半导体芯片的第一表面上形成绝缘层，绝缘层覆盖钝化层的至少一部分；形成穿透绝缘层的通路孔以暴露钝化层的至少一部分；通过去除被通路孔暴露的钝化层来暴露连接垫的至少一部分；通过用导电材料填充通路孔来形成重新分布过孔；以及在重新分布过孔和绝缘层上形成重新分布层。

公开(公告)号：CN111834319B

公开(公告)日：2024-07-16

申请号：CN202010181672.2

申请日：2020-03-16

Applicant: 三星电子株式会社

Inventor： 崔圭桭 ,  金成焕 ,  朱昶垠 ,  权柒佑 ,  林荣奎 ,  李晟旭

IPC: H01L23/488 ,  H01L23/31

Abstract: 本发明提供一种半导体封装件，所述半导体封装件包括：半导体芯片，包括具有第一表面以及与所述第一表面相对的第二表面的主体、设置在所述主体的所述第一表面上的连接垫和设置在所述连接垫上的扩展垫；以及连接结构，包括设置在所述半导体芯片的所述主体的所述第一表面上的绝缘层、贯穿所述绝缘层并且具有与所述扩展垫接触的一侧的重新分布过孔和设置在所述绝缘层上并且具有与所述重新分布过孔的另一侧接触的过孔垫的重新分布层，其中，所述半导体芯片的所述扩展垫的水平截面面积大于所述半导体芯片的所述连接垫的水平截面面积。

公开(公告)号：CN117153829A

公开(公告)日：2023-12-01

申请号：CN202310618412.0

申请日：2023-05-29

Applicant: 三星电子株式会社

Inventor： 赵庸会 ,  崔银景 ,  朱昶垠

IPC: H01L25/065 ,  H01L23/528 ,  H01L23/31

Abstract: 提供了一种半导体封装件和制造半导体封装件的方法。半导体封装件包括：第一半导体芯片，包括位于第一表面上的第一互连结构、连接到第一互连结构的贯通电极、位于第二表面上并且连接到贯通电极的再分布结构以及位于再分布结构上的第一接触焊盘；第二半导体芯片，包括第二互连结构和第二接触焊盘，第二半导体芯片具有其上布置有第一半导体芯片的第一区域和位于第一区域上并接合到第一接触焊盘的第二接触焊盘；位于第一互连结构上的第一导电桩；位于第一互连结构上并围绕第一导电桩的第一模制层；位于第二区域上的第二导电桩；位于第二区域上并围绕第二导电桩、第一半导体芯片和第一模制层的第二模制层；及位于第一模制层和第二模制层上的钝化层。

公开(公告)号：CN115483177A

公开(公告)日：2022-12-16

申请号：CN202210164541.2

申请日：2022-02-22

Applicant: 三星电子株式会社

Inventor： 崔圭振 ,  李在彦 ,  朱昶垠

IPC: H01L23/485 ,  H01L21/60

Abstract: 公开了一种半导体封装器件，包括：半导体芯片，在所述半导体芯片的有源表面上包括第一芯片焊盘和第二芯片焊盘；以及在所述第一芯片焊盘和第二芯片焊盘上的再分布基板。所述再分布基板包括顺序堆叠在所述有源表面上的第一再分布图案和第二再分布图案。所述第一再分布图案包括第一通孔部分和与所述第一通孔部分竖直重叠的第一通孔焊盘部分。所述第二再分布图案包括第二通孔部分和与所述第二通孔部分竖直重叠的第二通孔焊盘部分。所述第一通孔部分与所述第一芯片焊盘接触。所述第二通孔部分与所述第二芯片焊盘接触。所述第二通孔部分的长度大于所述第一通孔部分的长度。

公开(公告)号：CN113380722A

公开(公告)日：2021-09-10

申请号：CN202110090433.0

申请日：2021-01-22

Applicant: 三星电子株式会社

Inventor： 朱昶垠 ,  崔圭振

IPC: H01L23/31 ,  H01L23/498 ,  H01L21/56

Abstract: 一种半导体封装件包括：具有通孔的芯衬底；至少部分地填充所述通孔并且覆盖所述芯衬底的上表面的第一模制构件，所述第一模制构件在所述通孔内具有腔；位于在所述芯衬底的所述上表面上的所述第一模制构件上的第一半导体芯片；布置在所述腔内的第二半导体芯片；位于所述第一模制构件上并且覆盖所述第一半导体芯片的第二模制构件；填充所述腔并覆盖所述芯衬底的所述下表面的第三模制构件；位于所述第二模制构件上并且将所述第一半导体芯片的第一芯片焊盘与所述芯衬底的芯连接布线电连接的第一再分布布线；以及位于所述第三模制构件上并且将所述第二半导体芯片的第二芯片焊盘与所述芯衬底的所述芯连接布线电连接的第二再分布布线。