-
公开(公告)号:CN117524994A
公开(公告)日:2024-02-06
申请号:CN202310807708.7
申请日:2023-07-03
Applicant: 三星电子株式会社
IPC: H01L23/31 , H01L23/498 , H01L21/56 , H01L21/60
Abstract: 本公开涉及一种半导体封装及其制造方法。该半导体封装包括:第一基板;在第一基板上的半导体芯片;与第一基板间隔开的第二基板;引线,与半导体芯片的侧表面间隔开并将第一基板连接到第二基板;模制结构,在半导体芯片的顶表面、半导体芯片的侧表面和引线的侧表面上;以及底部填充图案,在引线的侧表面上并且在引线和模制结构之间。
-
公开(公告)号:CN114068471A
公开(公告)日:2022-02-18
申请号:CN202110767924.4
申请日:2021-07-07
Applicant: 三星电子株式会社
IPC: H01L23/498
Abstract: 可以提供包括再分布基板的半导体封装件,再分布基板包括绝缘层和位于绝缘层中的再分布图案。每个再分布图案可以包括通路部分、与通路部分垂直地交叠的焊盘部分以及从焊盘部分延伸的线部分。通路部分、焊盘部分和线部分可以彼此连接以形成单个物体。焊盘部分的底表面的水平高度可以低于线部分的底表面的水平高度。线部分的宽度可以在线部分的顶表面与线部分的底表面之间的水平高度处具有最大值。
-
公开(公告)号:CN114242683A
公开(公告)日:2022-03-25
申请号:CN202110966811.7
申请日:2021-08-23
Applicant: 三星电子株式会社
IPC: H01L23/498
Abstract: 一种半导体封装件可包括:再分布衬底,其具有彼此相对的第一表面和第二表面;半导体芯片,其位于再分布衬底的第一表面上;以及焊料图案,其位于再分布衬底的第二表面上。再分布衬底可包括:底部突块图案,其耦接至焊料图案;第一再分布图案,其位于底部突块图案上,第一再分布图案包括第一穿通部分和第一导线部分;以及第一种子图案,其位于底部突块图案与第一再分布图案之间并且位于第一穿通部分的侧表面和第一导线部分的底表面上。第一种子图案的底表面可以位于比底部突块图案的顶表面更低的水平处。
-
公开(公告)号:CN117637656A
公开(公告)日:2024-03-01
申请号:CN202311092603.4
申请日:2023-08-28
Applicant: 三星电子株式会社
IPC: H01L23/485 , H01L23/482 , H01L23/49 , H01L23/31 , H01L21/56 , H01L21/60
Abstract: 提供了一种半导体封装。该半导体封装包括:再分布结构,该再分布结构包括多个再分布导电图案、连接到所述多个再分布导电图案中的至少一个的多个导电通路、连接到所述多个导电通路的多个下焊盘、以及与所述多个再分布导电图案交替的多个再分布绝缘层;布置在再分布结构上的半导体芯片;以及附接到再分布结构的所述多个下焊盘的外部连接端子,其中所述多个再分布导电图案中的每个包括含铜的金属层、和布置在金属层的上表面上并包含铜和镍的表层。
-
公开(公告)号:CN115831910A
公开(公告)日:2023-03-21
申请号:CN202211131604.0
申请日:2022-09-15
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/31
Abstract: 一种半导体设备包括:第一重分布基板、位于第一重分布基板的顶表面上的半导体芯片、位于第一重分布基板的顶表面上并与半导体芯片横向隔开的导电结构、以及位于第一重分布基板上并覆盖半导体芯片的侧壁和导电结构的侧壁的模塑层。导电结构包括具有第一侧壁的第一导电结构和位于第一导电结构的顶表面上并具有第二侧壁的第二导电结构。第一导电结构具有第一侧壁的下部的底切。第二导电结构具有第二侧壁的下部的突起。
-
公开(公告)号:CN115483189A
公开(公告)日:2022-12-16
申请号:CN202210641665.5
申请日:2022-06-07
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/538 , H01L23/485 , H01L23/367 , H05K1/18
Abstract: 公开了一种半导体封装件,其包括:中介基板,具有彼此相对的第一表面和第二表面,并且包括与所述第一表面相邻的布线层;半导体芯片,位于所述中介基板的所述第一表面上;钝化层,位于所述中介基板的所述第一表面上,并且覆盖所述半导体芯片;以及再分布图案,位于所述钝化层中并且连接到所述半导体芯片。所述半导体芯片具有彼此相对的第三表面和第四表面。所述半导体芯片的所述第三表面面向所述中介基板的所述第一表面。所述再分布图案连接到所述半导体芯片的所述第四表面。所述半导体芯片包括与所述第三表面相邻的芯片焊盘和连接到所述芯片焊盘的芯片贯通电极。每个所述芯片焊盘直接接合到所述布线层中的对应的布线图案。
-
-
-
-
-