印刷电路板的制造方法
    2.
    发明授权

    公开(公告)号:CN108464062B

    公开(公告)日:2020-10-27

    申请号:CN201780006592.X

    申请日:2017-02-15

    Abstract: 提供:在不另行需要追加的蚀刻工序的情况下、通过Cu蚀刻能在面内均匀地进行铜层的蚀刻、且能抑制局部的电路凹痕的发生的、印刷电路板的制造方法。该制造方法包括如下工序:使用依次具备表面铜层和蚀刻牺牲层的金属箔、或依次具备表面铜层、蚀刻牺牲层和追加铜层的金属箔得到支撑体的工序;在表面铜层上形成至少包含铜制的第一布线层和绝缘层的积层布线层,得到带积层布线层的层叠体的工序;和,利用蚀刻液将表面铜层和蚀刻牺牲层、或表面铜层、蚀刻牺牲层和追加铜层去除,使第一布线层露出,由此得到包含积层布线层的印刷电路板的工序。蚀刻牺牲层的蚀刻速率高于Cu。

    印刷电路板的制造方法
    5.
    发明公开

    公开(公告)号:CN113574977A

    公开(公告)日:2021-10-29

    申请号:CN202080022027.4

    申请日:2020-03-17

    Abstract: 提供有效地抑制图案不良、且微细电路形成性也优异的印刷电路板的制造方法。该印刷电路板的制造方法包括以下工序:准备具备粗糙面的绝缘基材的工序;对绝缘基材的粗糙面进行化学镀,从而形成厚度小于1.0μm的化学镀层的工序,所述化学镀层具有依据JIS B0601‑2001测定的算术平均波纹度Wa为0.10μm以上且0.25μm以下、并且依据ISO25178测定的峭度Sku为2.0以上且3.5以下的表面;在化学镀层的表面层叠光致抗蚀层的工序;进行曝光及显影,从而形成抗蚀图案的工序;对化学镀层进行电镀的工序;将抗蚀图案剥离的工序;以及,利用蚀刻将化学镀层的不需要的部分去除,从而形成布线图案的工序。

    带载体的铜箔、覆铜叠层板以及印刷线路板

    公开(公告)号:CN106332458B

    公开(公告)日:2019-03-22

    申请号:CN201610100065.2

    申请日:2016-02-24

    Inventor: 高梨哲聪

    Abstract: 本发明提供一种即使施加高温且长时间的热过程也能抑制载体箔的剥离强度的上升、即剥离强度稳定化的带载体的铜箔。带载体的铜箔,其是依次设置有载体箔、剥离层和极薄铜箔的带载体的铜箔,其中,剥离层包含5‑羧基苯并三唑(5CBTA)和/或4‑羧基苯并三唑(4CBTA),剥离层中5‑羧基苯并三唑的附着量相对于4‑羧基苯并三唑的附着量之比、即5CBTA/4CBTA比为3.0以上。

    粗糙化处理铜箔、带载体的铜箔、覆铜层叠板及印刷电路板

    公开(公告)号:CN115038818A

    公开(公告)日:2022-09-09

    申请号:CN202180012212.X

    申请日:2021-01-20

    Abstract: 提供在覆铜层叠板的加工和/或印刷电路板的制造中能兼顾优异的高频特性和高的抗剪强度的粗糙化处理铜箔。该粗糙化处理铜箔在至少一侧具有粗糙化处理面。粗糙化处理面的依据ISO25178在基于S滤波器的截止波长为0.55μm以及基于L滤波器的截止波长为10μm的条件下测定的界面扩展面积比Sdr为0.50%以上且7.00%以下。该粗糙化处理铜箔的依据ISO25178在基于S滤波器的截止波长为3.0μm以及基于L滤波器的截止波长为10μm的条件下测定的峰顶点密度Spd为2.00×104mm‑2以上且3.30×104mm‑2以下。

Patent Agency Ranking