公开(公告)号：CN103367444A

公开(公告)日：2013-10-23

申请号：CN201310086902.7

申请日：2013-03-19

Applicant: 万国半导体股份有限公司

Inventor： 雪克·玛力卡勒强斯瓦密 ,  陈军 ,  胡永中

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 一种形成在半导体衬底上的顶部漏极横向扩散金属氧化物场效应半导体（TD-LDMOS）器件。该顶部漏极LDMOS包括一个设置在半导体衬底底面上的源极电极。该顶部漏极LDMOS还包括一个源极区和一个漏极区，设置在平面栅极的两个对边上，平面栅极设置在半导体衬底的顶面上，其中源极区包围在本体区中，构成一个漂流区，作为平面栅极下方的源极区和漏极区之间的横向电流通道。该顶部漏极LDMOS还包括至少一个用导电材料填充的沟槽，从顶面附近的本体区开始，垂直向下延伸，以电接触设置在半导体衬底底面上的源极电极。

公开(公告)号：CN101236989B

公开(公告)日：2011-08-10

申请号：CN200810005022.1

申请日：2008-01-29

Applicant: 万国半导体股份有限公司

Inventor： 戴嵩山 ,  胡永中

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/49 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/4958 ,  H01L29/66727 ,  H01L29/66734

Abstract: 本发明公开了一个具有沟槽的金属氧化物半导体场效应晶体管(MOSFET)单元。所述的具有沟槽的MOSFET单元包括一个从半导体基底顶表面打开的沟槽栅极，所述的半导体基底被一个源极区域所环绕，所述的源极区域包含在一个主体区域中，所述的主体区域位于一个漏极区域之上，所述的漏极区域设置在所述基底的底表面。所述的沟槽栅极进一步包括至少两个相互绝缘的沟槽填充区域，每个沟槽填充区域填充有具有不同功函数的材料。在一个实施例中，所述的沟槽栅极包括一个位于所述沟槽栅极底部的多晶硅区域，以及一个位于所述沟槽栅极顶部的金属区域。

公开(公告)号：CN101009328B

公开(公告)日：2010-05-26

申请号：CN200710003854.5

申请日：2007-01-08

Applicant: 万国半导体股份有限公司

Inventor： 胡永中 ,  戴嵩山

IPC: H01L29/78 ,  H01L29/49 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/7813 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/66719 ,  H01L29/66734

Abstract: 一种新型的一体化设计，能够生产功率MOSFET，特别是生产栅极和台面接触区使用的自对准多晶硅化物，以及使用多能量接触注入法通过自对准多晶硅化层生成传导体接触，通过自对准多晶硅化物与源区短路。

公开(公告)号：CN101320753A

公开(公告)日：2008-12-10

申请号：CN200810108539.3

申请日：2008-05-22

Applicant: 万国半导体股份有限公司

Inventor： 戴嵩山 ,  胡永中

IPC: H01L29/78 ,  H01L29/423 ,  H01L27/088 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8234

CPC classification number: H01L29/7813 ,  H01L29/407 ,  H01L29/42368 ,  H01L29/66734

Abstract: 本发明涉及一种利用硅的局部氧化技术制造的双栅极结构，其是一种沟道型半导体功率器件，该器件包括被源区围绕的沟道栅极，该源区被包围在漏区上方的体区内，该漏区设置在衬底的底部表面上。所述沟道栅极进一步包括至少两个相互绝缘的沟道填充节段，底部绝缘层围绕底部沟道填充节段，该底部沟道填充节段在附接到在底部沟道填充节段的顶表面上方延伸的沟道的侧壁的底部绝缘层的顶部上具有鸟喙形层。

公开(公告)号：CN101207154A

公开(公告)日：2008-06-25

申请号：CN200710302246.4

申请日：2007-12-20

Applicant: 万国半导体股份有限公司

Inventor： 戴嵩山 ,  胡永中 ,  弗兰茨娃·赫尔伯特 ,  常虹 ,  潘梦瑜 ,  楼颖颖 ,  王宇

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28 ,  H01L21/31

CPC classification number: H01L29/7813 ,  H01L29/407 ,  H01L29/42376 ,  H01L29/66734

Abstract: 本发明公开一种制造带有分隔栅并填充在半导体衬底上开口的沟道的沟道型半导体功率器件的方法，其中分隔栅由顶底栅节段之间设置的多晶硅层间绝缘层分离。该方法进一步包括在HDP氧化淀积工艺后通过应用RTP工艺形成多晶硅层间层以使HDP氧化层的刻蚀速率接近热氧化的刻蚀速率的步骤。

公开(公告)号：CN101154466A

公开(公告)日：2008-04-02

申请号：CN200710149390.9

申请日：2007-09-12

Applicant: 万国半导体股份有限公司

Inventor： 胡永中 ,  张育诚 ,  戴嵩山

IPC: G11C17/16 ,  H01L27/115

Abstract: 本发明公开了一种进行编程，试验和调整操作的方法。该方法包括应用编程电路编程一次可编程存储器以探测和读出一次可编程存储器的三个不同状态之一的步骤，用一次可编程存储器的三个状态之一实行调整操作，由此实现对一次可编程存储器元件更高的利用。选择一次可编程的两个导电电路并将其编程为两个不同的操作特性因此而能实现存储和读出一次可编程存储器的三个不同的状态之一。该两个导电电路可以包括两个不同的晶体管，用于编程为具有不同的电流传导特性的线性电阻和非线性电阻。所述编程处理包括施加高电压和不同的编程电流，因此而产生该两个晶体管的不同的工作特性。

公开(公告)号：CN101276813A

公开(公告)日：2008-10-01

申请号：CN200810090515.X

申请日：2008-03-26

Applicant: 万国半导体股份有限公司

Inventor： 胡永中 ,  戴嵩山

IPC: H01L27/04 ,  H01L21/822

CPC classification number: H01L29/7322 ,  H01L21/823418 ,  H01L21/823462 ,  H01L21/823493 ,  H01L21/823814 ,  H01L21/823857 ,  H01L21/823892 ,  H01L27/088 ,  H01L27/0922 ,  H01L29/0878 ,  H01L29/42368 ,  H01L29/66689 ,  H01L29/7816

Abstract: 一种半导体晶圆，包括至少一个部分制造好的高电压晶体管，该高电压晶体管被一个高电压低电压退耦层所覆盖；至少一个部分制造好的低电压晶体管，该低电压晶体管具有一个高电压低电压退耦层，该退耦层被蚀刻掉，以进一步在其上进行低电压制造程序。所述的高电压低电压退耦层包含一个约30－150埃的高温氧化物(HTO)氧化物层和一个低压化学汽相沉积(LPCVD)氮化物层。

公开(公告)号：CN101236989A

公开(公告)日：2008-08-06

申请号：CN200810005022.1

申请日：2008-01-29

Applicant: 万国半导体股份有限公司

Inventor： 戴嵩山 ,  胡永中

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/49 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/4958 ,  H01L29/66727 ,  H01L29/66734

Abstract: 本发明公开了一个具有沟槽的金属氧化物半导体场效应晶体管(MOSFET)单元。所述的具有沟槽的MOSFET单元包括一个从半导体基底顶表面打开的沟槽栅极，所述的半导体基底被一个源极区域所环绕，所述的源极区域包含在一个主体区域中，所述的主体区域位于一个漏极区域之上，所述的漏极区域设置在所述基底的底表面。所述的沟槽栅极进一步包括至少两个相互绝缘的沟槽填充区域，每个沟槽填充区域填充有具有不同功函数的材料。在一个实施例中，所述的沟槽栅极包括一个位于所述沟槽栅极底部的多晶硅区域，以及一个位于所述沟槽栅极顶部的金属区域。

公开(公告)号：CN101276813B

公开(公告)日：2012-05-30

申请号：CN200810090515.X

申请日：2008-03-26

Applicant: 万国半导体股份有限公司

Inventor： 胡永中 ,  戴嵩山

IPC: H01L27/04 ,  H01L21/822

CPC classification number: H01L29/7322 ,  H01L21/823418 ,  H01L21/823462 ,  H01L21/823493 ,  H01L21/823814 ,  H01L21/823857 ,  H01L21/823892 ,  H01L27/088 ,  H01L27/0922 ,  H01L29/0878 ,  H01L29/42368 ,  H01L29/66689 ,  H01L29/7816

Abstract: 一种半导体晶圆，包括至少一个部分制造好的高电压晶体管，该高电压晶体管被一个高电压低电压退耦层所覆盖；至少一个部分制造好的低电压晶体管，该低电压晶体管具有一个高电压低电压退耦层，该退耦层被蚀刻掉，以进一步在其上进行低电压制造程序。所述的高电压低电压退耦层包含一个约30-150埃的高温氧化物(HTO)氧化物层和一个低压化学汽相沉积(LPCVD)氮化物层。

公开(公告)号：CN101320753B

公开(公告)日：2010-12-15

申请号：CN200810108539.3

申请日：2008-05-22

Applicant: 万国半导体股份有限公司

Inventor： 戴嵩山 ,  胡永中

IPC: H01L29/78 ,  H01L29/423 ,  H01L27/088 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8234

CPC classification number: H01L29/7813 ,  H01L29/407 ,  H01L29/42368 ,  H01L29/66734

Abstract: 本发明涉及一种利用硅的局部氧化技术制造的双栅极结构，其是一种沟道型半导体功率器件，该器件包括被源区围绕的沟道栅极，该源区被包围在漏区上方的体区内，该漏区设置在衬底的底部表面上。所述沟道栅极进一步包括至少两个相互绝缘的沟道填充节段，底部绝缘层围绕底部沟道填充节段，该底部沟道填充节段在附接到在底部沟道填充节段的顶表面上方延伸的沟道的侧壁的底部绝缘层的顶部上具有鸟喙形层。