-
公开(公告)号:CN101447453B
公开(公告)日:2011-02-16
申请号:CN200810176769.3
申请日:2008-11-18
Applicant: 万国半导体股份有限公司
IPC: H01L21/822 , H01L27/06
CPC classification number: H01L29/7813 , H01L21/8221 , H01L27/0255 , H01L29/66734 , H01L29/7808 , H01L29/7811 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种用于在沟槽MOSFET器件的顶部增设ESD保护模块时在晶片处理工艺期间防止沟槽MOSFET的栅氧化损坏的方法和器件结构。该ESD保护模块具有低温氧化(LTO)底层,该底层的图案化工艺被发现会引起栅氧化损坏。该方法包括:a)在晶片上制造若干沟槽MOSFET;b)在晶片的顶部增设能防止LTO图案化工艺损坏栅氧化的Si3N4绝缘层;c)在Si3N4绝缘层的顶部增设若干ESD保护模块;和d)移除Si3N4绝缘层的不位于ESD保护模块下方的部分。在一个实施例中,氢氟酸被用作图案化LTO的第一刻蚀剂,而热磷酸被用作移除部分Si3N4绝缘层的第二刻蚀剂。
-
公开(公告)号:CN101207154A
公开(公告)日:2008-06-25
申请号:CN200710302246.4
申请日:2007-12-20
Applicant: 万国半导体股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L21/28 , H01L21/31
CPC classification number: H01L29/7813 , H01L29/407 , H01L29/42376 , H01L29/66734
Abstract: 本发明公开一种制造带有分隔栅并填充在半导体衬底上开口的沟道的沟道型半导体功率器件的方法,其中分隔栅由顶底栅节段之间设置的多晶硅层间绝缘层分离。该方法进一步包括在HDP氧化淀积工艺后通过应用RTP工艺形成多晶硅层间层以使HDP氧化层的刻蚀速率接近热氧化的刻蚀速率的步骤。
-
公开(公告)号:CN101447453A
公开(公告)日:2009-06-03
申请号:CN200810176769.3
申请日:2008-11-18
Applicant: 万国半导体股份有限公司
IPC: H01L21/822 , H01L27/06
CPC classification number: H01L29/7813 , H01L21/8221 , H01L27/0255 , H01L29/66734 , H01L29/7808 , H01L29/7811 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种用于在沟槽MOSFET器件的顶部增设ESD保护模块时在晶片处理工艺期间防止沟槽MOSFET的栅氧化损坏的方法和器件结构。该ESD保护模块具有低温氧化(LTO)底层,该底层的图案化工艺被发现会引起栅氧化损坏。该方法包括:a)在晶片上制造若干沟槽MOSFET;b)在晶片的顶部增设能防止LTO图案化工艺损坏栅氧化的Si3N4绝缘层;c)在Si3N4绝缘层的顶部增设若干ESD保护模块;和d)移除Si3N4绝缘层的不位于ESD保护模块下方的部分。在一个实施例中,氢氟酸被用作图案化LTO的第一刻蚀剂,而热磷酸被用作移除部分Si3N4绝缘层的第二刻蚀剂。
-
-