公开(公告)号：CN101447453A

公开(公告)日：2009-06-03

申请号：CN200810176769.3

申请日：2008-11-18

Applicant: 万国半导体股份有限公司

Inventor： 潘梦瑜 ,  何增谊 ,  陈开宇

IPC: H01L21/822 ,  H01L27/06

CPC classification number: H01L29/7813 ,  H01L21/8221 ,  H01L27/0255 ,  H01L29/66734 ,  H01L29/7808 ,  H01L29/7811 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种用于在沟槽MOSFET器件的顶部增设ESD保护模块时在晶片处理工艺期间防止沟槽MOSFET的栅氧化损坏的方法和器件结构。该ESD保护模块具有低温氧化(LTO)底层，该底层的图案化工艺被发现会引起栅氧化损坏。该方法包括：a)在晶片上制造若干沟槽MOSFET；b)在晶片的顶部增设能防止LTO图案化工艺损坏栅氧化的Si3N4绝缘层；c)在Si3N4绝缘层的顶部增设若干ESD保护模块；和d)移除Si3N4绝缘层的不位于ESD保护模块下方的部分。在一个实施例中，氢氟酸被用作图案化LTO的第一刻蚀剂，而热磷酸被用作移除部分Si3N4绝缘层的第二刻蚀剂。

公开(公告)号：CN101930977A

公开(公告)日：2010-12-29

申请号：CN200910146387.0

申请日：2009-06-19

Applicant: 万国半导体股份有限公司

Inventor： 何增谊 ,  隋晓明 ,  王健 ,  沈思杰

IPC: H01L27/088 ,  H01L23/532 ,  H01L21/8234 ,  H01L21/768

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种接触孔中具有钨间隔层的功率MOSFET器件及其制造方法。该功率MOSFET器件的特点是，包括被隔离在沟槽内的沟槽栅极和在接触孔中形成的源极/体区域接触；还包括淀积在接触孔底部角落的Ti/TiN阻挡层与铝金属层之间的钨间隔层，以覆盖接触孔的底部角落。本发明由于在接触孔底部角落处添加了钨间隔层，可以有效地防止当接触孔底部角落处存在凹坑，且因Ti/TiN阻挡层不具有良好的台阶覆盖性，使硅和铝直接接触，造成铝穿刺的问题，进一步避免了功率MOSFET器件因Idss漏电短路而失效，保证了器件产品质量。

公开(公告)号：CN101930977B

公开(公告)日：2012-07-04

申请号：CN200910146387.0

申请日：2009-06-19

Applicant: 万国半导体股份有限公司

Inventor： 何增谊 ,  隋晓明 ,  王健 ,  沈思杰

IPC: H01L27/088 ,  H01L23/532 ,  H01L21/8234 ,  H01L21/768

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种接触孔中具有钨间隔层的功率MOSFET器件及其制造方法。该功率MOSFET器件的特点是，包括被隔离在沟槽内的沟槽栅极和在接触孔中形成的源极/体区域接触；还包括淀积在接触孔底部角落的Ti/TiN阻挡层与铝金属层之间的钨间隔层，以覆盖接触孔的底部角落。本发明由于在接触孔底部角落处添加了钨间隔层，可以有效地防止当接触孔底部角落处存在凹坑，且因Ti/TiN阻挡层不具有良好的台阶覆盖性，使硅和铝直接接触，造成铝穿刺的问题，进一步避免了功率MOSFET器件因Idss漏电短路而失效，保证了器件产品质量。

公开(公告)号：CN101447453B

公开(公告)日：2011-02-16

申请号：CN200810176769.3

申请日：2008-11-18

Applicant: 万国半导体股份有限公司

Inventor： 潘梦瑜 ,  何增谊 ,  陈开宇

IPC: H01L21/822 ,  H01L27/06

CPC classification number: H01L29/7813 ,  H01L21/8221 ,  H01L27/0255 ,  H01L29/66734 ,  H01L29/7808 ,  H01L29/7811 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种用于在沟槽MOSFET器件的顶部增设ESD保护模块时在晶片处理工艺期间防止沟槽MOSFET的栅氧化损坏的方法和器件结构。该ESD保护模块具有低温氧化(LTO)底层，该底层的图案化工艺被发现会引起栅氧化损坏。该方法包括：a)在晶片上制造若干沟槽MOSFET；b)在晶片的顶部增设能防止LTO图案化工艺损坏栅氧化的Si3N4绝缘层；c)在Si3N4绝缘层的顶部增设若干ESD保护模块；和d)移除Si3N4绝缘层的不位于ESD保护模块下方的部分。在一个实施例中，氢氟酸被用作图案化LTO的第一刻蚀剂，而热磷酸被用作移除部分Si3N4绝缘层的第二刻蚀剂。