-
公开(公告)号：CN119922912A
公开(公告)日：2025-05-02
申请号：CN202510083229.4
申请日：2025-01-20
Applicant: 南亚科技股份有限公司
Inventor： 纪呈彦
IPC: H10B12/00 , C30B28/14 , C30B29/06 , C23C16/455
Abstract: 一种半导体装置制造方法包含使用第一原子层沉积，在主动区域上沉积第一薄多晶硅层，其中主动区域包含沟槽；使用第二原子层沉积，在主动区域上沉积第二薄多晶硅层；及使用化学气相沉积，在主动区域上沉积多晶硅层以形成多晶硅结构，其中用于化学气相沉积的气体包含二硅烷，沟槽的底部中的多晶硅层的厚度基本上为零。由于半导体装置制造方法包含第一原子层沉积、第二原子层沉积及化学气相沉积，通过化学气相沉积生长的多晶硅层的厚度自多晶硅层的侧壁的顶部部分至多晶硅层的侧壁的底部部分逐渐缩小，此意指在沟槽的底部处没有生长多晶硅，从而在扩大阵列的面积的同时，消除了在沟槽的底部处造成短路的可能性。
-
公开(公告)号：CN119920799A
公开(公告)日：2025-05-02
申请号：CN202410614940.3
申请日：2024-01-22
Applicant: 南亚科技股份有限公司
Inventor： 许平
IPC: H01L23/538 , H01L21/48 , H10B80/00
Abstract: 本公开提供一种半导体元件的制备方法。该方法包括形成一导电特征在一第一基底的一正面上方的一第一钝化层中；形成一第二钝化层在该第一基底的一背面上方；形成一第一凹陷在该第二钝化层的一上表面中以暴露该导电特征；共形地形成一隔离衬垫在该第一凹陷的一侧壁上；执行一脉冲蚀刻操作以共形地形成一聚合物衬垫在该隔离衬垫的该侧壁上，其中该聚合物衬垫的一上表面低于该第二钝化层的该上表面；共形地形成一阻障层在该聚合物衬垫和该隔离衬垫上；共形地形成一粘着层在该阻障层上；以及形成一导电材料在该第一个凹陷中以形成一贯穿基底通孔。
-
公开(公告)号：CN114822672B
公开(公告)日：2025-05-02
申请号：CN202110724024.1
申请日：2021-06-29
Applicant: 南亚科技股份有限公司
Abstract: 揭露一种测试系统。测试系统包含测试机、第一电压稳定电路以及待测试装置。测试机产生第一操作电压以及控制信号。第一电压稳定电路传输关联于第一操作电压的第二操作电压至插座板。待测试装置使用通过插座板接收的第二操作电压作动。第一电压稳定电路还用以在待测试装置作动时根据控制信号控制第二操作电压以具有第一电压电位。一种测试方法也在此揭露。本案所提的测试系统以及测试方法稳定操作在高速的低功率内存的操作电压，以及相应地提供低功率内存装置的宽输出选通窗。
-
公开(公告)号：CN119907292A
公开(公告)日：2025-04-29
申请号：CN202410056364.5
申请日：2024-01-15
Applicant: 南亚科技股份有限公司
Inventor： 刘雨华
Abstract: 一种半导体元件包括半导体基材与栅极结构。半导体基材具有源极/漏极区域与位于源极/漏极区域之间的通道区。栅极结构位于半导体基材的通道区上方。栅极结构包括界面层、含锆介电层以及栅极电极。含锆介电层位于界面层上方且为四方晶相。栅极电极位于含锆介电层上方。以增加半导体元件的氧化物电容并减轻栅极漏电流。
-
公开(公告)号：CN119898592A
公开(公告)日：2025-04-29
申请号：CN202510131828.9
申请日：2025-02-06
Applicant: 南亚科技股份有限公司
Abstract: 一种悬挂式搬运装置的检测方法包括获得车体在轨道的位置信息与对应于位置信息的震动信息。基于位置信息与震动信息产生震动峰值数据。对震动峰值数据执行分析操作，以产生分析结果。判定分析结果是否指示在轨道的临界间隙位置。通过上述的检测方法，可以判定或检测轨道的临界间隙位置。如此一来，可以实现更好的生产效率。
-
Patent Agency Ranking
公开(公告)号：CN119890197A
公开(公告)日：2025-04-25
申请号：CN202410207482.1
申请日：2024-02-26
Applicant: 南亚科技股份有限公司
Abstract: 本揭示内容提供一种形成电容器的方法。方法包括以下操作。以第一温度形成金属氧化物绝缘层在第一导电层上，其中第一温度低于金属氧化物绝缘层的结晶温度。以第二温度形成第二导电层在金属氧化物绝缘层上。以第三温度形成绝缘层在第二导电层上，以结晶化金属氧化物绝缘层而形成结晶的金属氧化物绝缘层，其中第二温度介于第一温度与第三温度之间。本揭示内容在形成电容器时以梯度递增的方式使用第一温度、第二温度和第三温度而可容易地实施本揭示内容的方法，并通过本揭示内容的方法可形成具有高的长宽比的电容器、提升电容器的电容量以及避免漏电流。
-
公开(公告)号：CN119864341A
公开(公告)日：2025-04-22
申请号：CN202410089408.4
申请日：2024-01-22
Applicant: 南亚科技股份有限公司
Inventor： 何家铭
IPC: H01L23/538 , H01L21/48
Abstract: 本公开提供一种半导体元件结构，包括设置于一半导体基板之上的一第一介电层；设置于该第一介电层之上的一第二介电层；设置于该第二介电层之上的一第三介电层；设置于该第二介电层中的一间隔结构；设置于该第三介电层中的一导电结构，其穿过该第二介电层，并延伸至该第一介电层中，其中该导电结构被该间隔结构围绕；将该导电结构与该第一介电层、该第二介电层、和该间隔结构分开的一衬层，其中该衬层具有与该第一介电层直接接触的一渐缩侧壁；设置于该导电结构之上的一内硅化物部分；围绕该内硅化物部分并覆盖该衬层的一外硅化物部分；以及设置于该内硅化物部分和该外硅化物部分之上的一较高插塞。
-
公开(公告)号：CN119855138A
公开(公告)日：2025-04-18
申请号：CN202410074007.1
申请日：2024-01-18
Applicant: 南亚科技股份有限公司
Inventor： 庄英政
IPC: H10B12/00
Abstract: 本发明的实施例提供一种半导体结构的制造方法，且该方法包括以下步骤。提供基板，且基板具有位于阵列区的第一阻障层及位于周边区的第二阻障层。蚀刻基板以在该周边区中形成凹槽，且凹槽的底表面低于第二阻障层的底表面。形成栅极结构于凹槽中。此外，本发明也揭露一种半导体结构。据此，具有凹陷的栅极结构的半导体结构及其制造方法可解决因半导体装置尺寸缩小而导致栅极通道间距变小的漏电问题。
-
公开(公告)号：CN119855136A
公开(公告)日：2025-04-18
申请号：CN202311862528.5
申请日：2023-12-29
Applicant: 南亚科技股份有限公司
Inventor： 庄英政
IPC: H10B12/00
Abstract: 一种形成半导体结构的方法包括以下操作。形成沟槽于基板中。形成介电层以覆盖沟槽的内表面。在350℃至450℃的第一温度下，沉积底部导电层于介电层上且于沟槽中。在大于或等于470℃的第二温度下，对底部导电层执行退火工艺。移除底部导电层的一部分以形成凹槽于底部导电层上且于沟槽中。形成顶部导电层于凹槽中。退火工艺可降低底部导电层的电阻率。若半导体结构被用作字线结构，上述沉积温度可避免字线摆动或字线倒塌。
-
公开(公告)号：CN119789517A
公开(公告)日：2025-04-08
申请号：CN202410094582.8
申请日：2024-01-23
Applicant: 南亚科技股份有限公司
Inventor： 林立涵
IPC: H10D84/85 , H01L21/762 , H01L21/768
Abstract: 一种半导体结构的制造方法包含以下步骤。形成位元线结构于基板上方。形成第一间隔层于位元线结构的第一侧壁上。形成第二间隔层于第一间隔层的第二侧壁上。形成第三间隔层于第二间隔层的第三侧壁上。对第二间隔层执行氧化工艺，以在第二间隔层中形成氧化部分以及剩余部分，其中氧化部分位于剩余部分与第三间隔层之间。形成第四间隔层于第三间隔层的第四侧壁上。此半导体结构可以在不增加间隔层结构整体厚度的情况下，保持各间隔层厚度的均匀性，并使随后形成的埋入式接触件的体积可以被保持。
-
-
-
-
-
-
-
-
-
Search Results
2968
records
(took 0.208 seconds)
