公开(公告)号：CN1433151A

公开(公告)日：2003-07-30

申请号：CN02151826.2

申请日：2002-11-14

申请人： 夏普公司

发明人： 井上高广 ,  横川成一 ,  西野毅

IPC分类号： H03K19/20 ,  H03K19/21 ,  G08C13/00 ,  G08C23/04

CPC分类号： H03K5/2418 ,  H03K3/02337 ,  H03K3/2897

摘要： 本发明的目的是即使在电源电压较低时也能够通过适当地操作限幅电路很容易地控制输出的脉冲宽度。一限幅电路(13)设置在滞后比较电路(12)的输入侧以防止饱和。限制电压Vlimit用偏置电路(17)设定以能够根据滞后比较电路(12)的工作而变化。输入电压Vsig超过滞后阀值电压Vth时，限制电压Vlimit响应于滞后阀值电压Vth的降低而下降。因此，在保持限制电压Vlimit高于滞后阀值电压Vth的条件下能够控制脉冲宽度的宽度。

公开(公告)号：CN118627139A

公开(公告)日：2024-09-10

申请号：CN202410768740.3

申请日：2024-06-14

申请人： 温州大学

发明人： 李刚 ,  周俊杰 ,  汪鹏君 ,  邵禧龙

IPC分类号： G06F21/73 ,  H03K19/21 ,  G06F1/3234

摘要： 本发明公开了一种PUF‑多位并行异或运算一体化电路，包括预置模块、交织模块、级联模块和管控模块，管控模块控制PUF‑多位并行异或运算一体化电路的工作模式，使其能够分别工作在PUF模式、逻辑运算模式和功率控制模式，PUF‑多位并行异或运算一体化电路工作在PUF模式时，实现PUF电路功能，PUF‑多位并行异或运算一体化电路工作在逻辑运算模式，实现异或运算逻辑功能，PUF‑多位并行异或运算一体化电路工作在功率控制模式时，实现低功耗待机功能；优点是能够取代分离的PUF电路与异或运算电路用于边缘AI芯片，减少边缘AI芯片的面积，降低边缘AI芯片的硬件资源消耗、提高其计算效率。

公开(公告)号：CN113746769B

公开(公告)日：2024-06-14

申请号：CN202111042307.4

申请日：2017-06-30

申请人： 德克萨斯仪器股份有限公司

发明人： S·玛克赫吉 ,  A·A·帕特基 ,  M·博努 ,  K·A·什里瓦斯塔瓦

IPC分类号： H04L27/227 ,  H04L7/033 ,  H03M1/36 ,  H03L7/113 ,  H03L7/087 ,  H03L7/081 ,  H03K19/21 ,  H03D3/00

摘要： 本申请公开用于使用低带宽锁相环执行高速相位解调方案的方法和设备。示例设备包括低带宽锁相环(110)，其锁定到在第一相位处的数据信号，数据信号能够在第一相位或第二相位处振荡；并且输出在第一相位处的第一输出信号和在第二相位处的第二输出信号，第一输出信号或第二输出信号在低带宽锁相环(110)的反馈环路中被利用。示例设备还包括快速相变检测电路(116)，其耦合到低带宽锁相环(110)以确定数据信号在第一相位处振荡还是在第二相位处振荡；当数据信号在第一相位处振荡时，输出第一逻辑值；并且当数据信号在第二相位处振荡时，输出第二逻辑值，快速相变检测电路(110)的输出被用于确定在低带宽锁相环的反馈环路中将利用第一输出信号还是第二输出信号。

公开(公告)号：CN113346894B

公开(公告)日：2024-05-31

申请号：CN202110640251.6

申请日：2021-06-08

申请人： 李世杰

发明人： 李世杰

IPC分类号： H03K19/20 ,  H03K19/21 ,  H03K19/003 ,  H03F3/45 ,  H04L9/40

摘要： 一种逻辑运算电路、差分放大电路及电子设备，逻辑运算电路包括至少一差分逻辑运算电路，差分逻辑运算电路包括：逻辑网络模块，包括逻辑功能互补的第一逻辑网络单元和第二逻辑网络单元，第一逻辑网络单元和第二逻辑网络单元的输入信号构成差分信号，用于根据输入信号实现预设逻辑功能，并输出运算结果；差分放大模块，包括第一输入端、第二输入端、第一输出端和第二输出端，第一输入端和第二输入端分别与第一逻辑网络单元和第二逻辑网络单元的输出端连接，第一输出端和第二输出端构成差分输出端，用于对运算结果进行放大并输出逻辑运算结果。能够防止了边信道攻击，提高了数据的安全性，降低电路功耗。

公开(公告)号：CN112507396B

公开(公告)日：2024-04-09

申请号：CN202010294538.3

申请日：2020-04-15

申请人： 新唐科技股份有限公司

发明人： 日弗·赫诗曼

IPC分类号： G06F21/72 ,  G06F21/75 ,  G06F1/12 ,  H03L7/10 ,  H03K19/21

摘要： 本发明提供了一种使用门控时钟进行数据取样完整性检查的电子装置及方法，该电子装置包括时钟产生电路，组合逻辑电路，一个或多个功能状态取样元件以及保护逻辑。时钟产生电路配置为产生具有周期性时钟周期的时钟信号。组合逻辑电路包括多个内部网路和一个或多个输出。功能状态取样元件配置为根据时钟信号周期性地取样组合逻辑电路的各个输出。保护逻辑配置为从组合逻辑电路的内部网路或输出接收一个或多个信号，以在一个或多个接收到的信号中检测在周期时钟周期的预定部分期间发生的信号不稳定性。根据组合逻辑电路的设计，该些信号被期望是稳定的，并且回应于检测到的信号不稳定性而初始化回应动作。

公开(公告)号：CN117785795A

公开(公告)日：2024-03-29

申请号：CN202311822333.8

申请日：2023-12-27

申请人： 中科南京智能技术研究院

发明人： 周玉梅 ,  李晓峰 ,  乔树山 ,  尚德龙

IPC分类号： G06F15/78 ,  H03K19/21

摘要： 本发明公开了一种存内异或运算单元，包括：包括：NMOS管N1、NMOS管N2、NMOS管N3、NMOS管N4、PMOS管P1、PMOS管P2、反相器I1以及反相器I2；I1的输入端和I2的输出端连接于存储节点Q，I1的输出端与I2的输入端连接于存储点QB；N1和N2的栅极均连接字线WL，N1和N2的漏极分别连接至存储节点Q和存储节点QB，N1和N2的源极分别连接位线BL和位线BLB；P1的栅极、P 2的源极、N4的源极以及N3的栅极均连接异或操作线A；P1的源极与P2的栅极均连接至存储节点Q；所述N4的栅极与N3的源极均连接至存储节点QB；所述P1的漏极、P 2的漏极、N4的漏极以及N3的漏极均连接至输出节点S，本发明利用了原SRAM单元中电路和额外的4个晶体管实现了存内异或运算，减小了额外功耗和面积。

公开(公告)号：CN107707248B

公开(公告)日：2024-01-26

申请号：CN201711060698.6

申请日：2017-11-01

申请人： 成都声立德克技术有限公司

发明人： 沈畅 ,  吴海斌

IPC分类号： H03K19/21

摘要： 本发明实施例提供了一种同或门电路、调节方法及异或门电路，涉及逻辑电路技术领域。同或门电路包括第一输入模块、第二输入模块、输出模块及延时模块。第一输入模块的输入端用于电连接于第一信号源，第一输入模块的第一输出端与延时模块的第一端电连接，第一输入模块的第二输出端与输出模块的一端电连接。第二输入模块的输入端用于电连接于第二信号源，第二输入模块的输出端与延时模块的第二端电连接。延时模块的第三端与输出模块的另一端电连接。延时模块用于当第一信号比所述第二信号超前T时间时，将第一信号延时T时间，使得延时T时间后的第一信号与第二信号同步，以从输出模块的另一端获得输出信号。以克服输出信号出现毛刺的问题。

公开(公告)号：CN116938228A

公开(公告)日：2023-10-24

申请号：CN202310693762.3

申请日：2023-06-12

申请人： 国家电投集团贵州金元股份有限公司纳雍发电总厂

发明人： 李辉

IPC分类号： H03K19/21 ,  F23J1/06

摘要： 本发明提供一种判断捞渣机电流波动的逻辑组件及捞渣机保护逻辑模块，其中，所述逻辑组件用于检测捞渣机电流波动，包括滞后功能块、偏差运算功能块、第一相与功能块、RS触发器；滞后功能块的输入端和偏差运算功能块的第一输入端用于分别接收捞渣机电流；第一相与功能块的第一输入端用于接收捞渣机运行控制信号；RS触发器的D输出端用于输出开关量判断信号；滞后功能块的输出端与偏差运算功能块的第二输入端连接；偏差运算功能块的偏差越限端与第一相与功能块的第二输入端连接；第一相与功能块的输出端与RS触发器的S输入端连接，以此实现了一种基于捞渣机电流波动判断是否停运捞渣机的控制技术方案，降低了捞渣机电机损坏风险。

公开(公告)号：CN110601687B

公开(公告)日：2023-09-22

申请号：CN201910871663.3

申请日：2019-09-16

申请人： 深圳青铜剑技术有限公司

发明人： 梁伙明 ,  吴晓光 ,  黄辉

IPC分类号： H03K19/003 ,  H03K19/20 ,  H03K19/21

摘要： 本发明公开了一种驱动保护电路。所述驱动保护电路包括驱动模块、状态检测模块及控制模块，所述驱动模块的一端与绝缘栅器件的栅极连接，所述驱动模块的另一端与控制模块连接，所述状态检测模块的一端与绝缘栅器件的栅极连接，所述状态检测模块的另一端与控制模块连接。所述状态检测模块用于获取绝缘栅器件的栅极电压，并根据栅极电压输出状态检测信号至控制模块，所述控制模块用于根据状态检测信号判断绝缘栅器件是否发生短路，并在绝缘栅器件发生短路时，控制驱动模块对绝缘栅器件的栅极输出高阻态。本发明还提供了一种驱动保护电路的保护方法，有效避免绝缘栅器件短路后的电流烧坏驱动电路，从而减小损失。

公开(公告)号：CN116760404A

公开(公告)日：2023-09-15

申请号：CN202310826446.9

申请日：2023-07-06

申请人： 安徽大学

发明人： 吴新雅 ,  王均宜 ,  张慧珊 ,  闫子豪 ,  张安琪 ,  张馨怡 ,  杨金阳 ,  刘常鹏 ,  舒雨欣 ,  朱旭 ,  吴欣雨 ,  陆浩晨 ,  姚亮 ,  郭小辉

IPC分类号： H03K19/21 ,  H03K3/037

摘要： 本发明公开了一种基于多相位采样的可编程异或门TRNG电路，包括振荡电路、熵采样电路和锁相环，振荡电路用以产生无规则的振荡输出信号，包括M个并列设置的基本振荡单元，所述基本振荡单元为基于LUT6‑2的双输出异或门单元；熵采样电路用于对振荡电路产生的振荡信号进行采样获得原始的随机序列，包括N个并列设置的D触发器，以及与所有所述D触发器输出端连接的多输入异或门；锁相环用于生成多种不同相位的采样时钟。本发明能够提高TRNG的通用性和硬件利用率，提高TRNG的精度，增强随机性，减少开销。