-
公开(公告)号：CN110783400B
公开(公告)日：2021-03-23
申请号：CN201911067748.2
申请日：2019-11-04
Applicant: 西安电子科技大学
IPC: H01L29/745 , H01L29/749 , H01L21/04
Abstract: 本发明公开了一种基于双MOS栅控的P型碳化硅晶闸管，包括：钝化层(1)、阳极接触金属(2)、关断栅极接触金属(3)、开启栅极接触金属(4)、栅氧化层(5)、N+短路区(6)、P+阳极区(7)、N‑漂移区(8)、P‑漂移区(9)、缓冲层(10)、衬底(11)以及阴极接触金属(12)。本发明通过引入双MOS栅结构，将器件的驱动控制从传统的电流型转变为电压型，有利于前端控制电路的设计、实现以及功耗的降低；且开启栅和关断栅独立工作，分别控制器件的开启和关断，有利于器件在开关或脉冲工作状态下的快速导通和关断，可以显著提高器件的工作频率。
-
公开(公告)号：CN111900207A
公开(公告)日：2020-11-06
申请号：CN202010614515.6
申请日：2020-06-30
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/16 , H01L29/423
Abstract: 本发明涉及一种集成新型刻蚀工艺JBS的SiC浮结UMOSFET器件及其制备方法，该MOSFET器件包括：N+衬底层、第一N-外延层、P+离子注入区、第二N-外延层、第一P+注入区、第二P+注入区、栅电极、第一P-阱区、第二P-阱区、第一N+注入区、第二N+注入区、第一金属、第二金属和漏电极，第一P+注入区和第二P+注入区之间的第二N-外延层形成间隔区，第一金属与第一P+注入区、第二P+注入区和第二N+注入区的接触界面形成欧姆接触，第二金属与间隔区的上表面形成肖特基接触。通过肖特基接触，提升了器件续流能力，降低器件制备成本。同时在反向阻断情况下提高了耐压能力，减小了反向漏电，提高器件的抗雪崩能力，可以有效防止槽栅拐角处强电场引发的可靠性问题。
-
公开(公告)号：CN111799336A
公开(公告)日：2020-10-20
申请号：CN202010734370.3
申请日：2020-07-27
Applicant: 西安电子科技大学
IPC: H01L29/868 , H01L29/872 , H01L21/329 , H01L29/06 , H01L29/16
Abstract: 本发明公开了一种SiC MPS二极管器件及其制备方法，属于微电子技术领域，包括自下而上依次设置的阴极、N+衬底、N-外延层、P+注入区和阳极，其特征在于，两个所述P+注入区之间设置有沟槽结构，在沟槽结构两侧与P+注入区之间分别设有N+注入区，且所述N+注入区将P+注入区包围在内，形成阱结构；本发明SiC MPS二极管器件设有沟槽结构，集成了沟槽结构的SiC MPS二极管器件可以促使PiN结构与肖特基结构体内电势在器件正向导通时更加均匀，接近PiN体内电势分布情况，有效抑制器件出现压降急速返回的现象，在沟槽型SiC MPS二极管的基础上，在原有的PiN二极管上多进行一次N+注入，目的是提高PiN晶体管注入效率，提高器件的浪涌能力。
-
公开(公告)号：CN107623029B
公开(公告)日：2020-09-08
申请号：CN201710583815.0
申请日：2017-07-18
Applicant: 西安电子科技大学
Abstract: 本发明涉及一种欧姆接触结构制备工艺，包括：(a)制备SiC衬底层和SiC外延层；(b)在所述SiC外延层上淀积多层金属形成金属层，所述多层材料依次包括第一Ni层、Ti层、Al层、第二Ni层、TaSi2层和Pt层；(c)将所述金属层进行退火处理以完成所述欧姆接触结构的制备。本发明欧姆接触，制备的欧姆接触结构比接触电阻低，热稳定性良好，抗氧化。
-
公开(公告)号：CN110896102A
公开(公告)日：2020-03-20
申请号：CN201911066932.5
申请日：2019-11-04
Applicant: 西安电子科技大学
IPC: H01L29/423 , H01L29/745 , H01L29/749 , H01L21/28 , H01L21/04 , H01L21/332
Abstract: 本发明公开了一种基于双MOS栅控的N型碳化硅晶闸管，包括：钝化层(1)、阳极接触金属(2)、关断栅极接触金属(3)、开启栅极接触金属(4)、栅氧化层(5)、P+短路区(6)、N+阳极区(7)、P-漂移区(8)、N-漂移区(9)、缓冲层(10)、衬底(11)以及阴极接触金属(12)。本发明通过引入双MOS栅结构，将器件的驱动控制从传统的电流型转变为电压型，有利于前端控制电路的设计、实现以及功耗的降低；且开启栅和关断栅独立工作，分别控制器件的开启和关断，有利于器件在开关或脉冲工作状态下的快速导通和关断，可以显著提高器件的工作频率。
-
Patent Agency Ranking
公开(公告)号：CN107579728B
公开(公告)日：2020-02-14
申请号：CN201710693910.6
申请日：2017-08-14
Applicant: 西安电子科技大学
IPC: H03K17/284 , H03K17/687
Abstract: 本发明涉及一种采用电荷泵的功率场效应管的驱动电路，包括：延时单元(10)，电平移位单元(20)，电荷泵单元(30)和驱动单元(40)，其中，所述延时单元(10)，所述电平移位单元(20)，所述电荷泵单元(30)和所述驱动单元(40)依次串接，所述驱动单元(40)输出驱动电压用于驱动功率场效应管；本发明简化了电路结构，减少了电路元件，并且能够满足源极电压超过150V的功率场效应管的驱动。
-
-
公开(公告)号：CN110707147A
公开(公告)日：2020-01-17
申请号：CN201910816910.X
申请日：2019-08-30
Applicant: 西安电子科技大学
IPC: H01L29/06 , H01L21/266
Abstract: 本发明涉及一种具有可变角度的场限环终端结构及其制备方法，该场限环终端结构包括：半导体层(101)；多个场限环结构(102)，间隔分布在所述半导体层(101)的表面区域中，所述场限环结构(102)的第一边缘(103)与所述场限环结构(102)的第一顶部表面(104)之间形成预设夹角，所述预设夹角为30～60°；有源区(105)，位于所述半导体层(101)表面区域中且位于多个所述场限环结构(102)形成的环形内部，所述有源区(105)的第二边缘(106)与所述有源区(105)的第二顶部表面(107)之间形成所述预设夹角。该场限环终端结构中场限环结构和有源区的边缘均具备一定倾角，不仅有效的提高了器件的击穿电压，同时提高了器件的反向耐压稳定性。
-
公开(公告)号：CN106876471B
公开(公告)日：2019-12-17
申请号：CN201710208837.9
申请日：2017-03-31
Applicant: 西安电子科技大学
Abstract: 本发明涉及一种双槽UMOSFET器件。该器件包括衬底区(1)；漂移区(2)、外延层(3)、源区(4)，依次层叠于衬底区(1)的上表面；栅极，设置于漂移区(2)、外延层(3)及源区(4)内部并位于双槽UMOSFET器件的中间位置处；栅介质保护区(5)，设置于漂移区(2)内并位于栅极下方；源极(10)，设置于漂移区(2)、外延层(3)及源区层(4)内部并位于双槽UMOSFET器件的靠近两侧位置处；源槽拐角保护区(6)，设置于漂移区(2)内并位于源极(10)下方；漏极(11)，设置于衬底区(1)下表面。本发明通过在源极与漂移区及外延层的界面形成肖特基接触，在保证不引起体二极管的“通电劣化”问题的同时，减少了额外的肖特基二极管，提高了器件的可靠性并降低了器件设计的复杂性和成本。
-
公开(公告)号：CN107452618B
公开(公告)日：2019-11-26
申请号：CN201710466242.3
申请日：2017-06-19
Applicant: 西安电子科技大学
IPC: H01L21/321 , H01L21/28 , H01L29/423 , H01L29/47 , H01L29/739
Abstract: 本发明涉及一种基于埋氧化层的SiC PNM IGBT及其制备方法，其中，所述制备方法包括：选取SiC衬底；所述SiC衬底表面连续生长过渡层、第一N‑漂移层、N+缓冲层和P+集电层；去除SiC衬底及过渡层；生长氧化层，并使所述氧化层填满沟槽；磨掉所述第一N‑漂移层上的氧化物，保留沟槽内部的氧化层形成埋氧化层；在第一N‑漂移层和所述埋氧化层表面继续生长第二N‑漂移层；依次制备P型阱层、P+接触区、N+发射区和槽栅；制备集电极、发射极欧姆接触金属层和发射极肖特基接触金属层。本发明埋氧化层的引入相当于将栅极底部加粗，带来瓶颈效应，肖特基势垒抬高了P型基区的电势，二者均起到阻挡空穴的作用，增强了电导调制效应，使器件在大电流下具有较小的导通压降。
-
-
-
-
-
-
-
-
-
Search Results
352
records
(took 0.032 seconds)
