-
公开(公告)号：CN113125943A
公开(公告)日：2021-07-16
申请号：CN202011224082.X
申请日：2020-11-05
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01R31/317 , G01R31/28 , G01R31/3183
Abstract: 本发明提供一种FPGA辐射测试模块、ASIC芯片抗辐射性能评估系统及方法，包括：时钟复位生成单元，产生系统时钟及复位信号；输入激励生成单元，产生测试用激励；被测软ASIC单元；采集对比表决与测试流程控制单元，采集各被测软ASIC单元及外部被测ASIC芯片的状态值，并对比判定得到判定结果；监控接口单元，将状态值及判定结果汇总后发送出去；通信接口模块，传输正常工作状态时的通讯数据。本发明性能高、容量大、速度快、灵活性高，如有失效事件发生，该系统还具有精确判定失效事件发生时刻，被测ASIC时序、内部状态及大致的内部路径位置的能力。
-
公开(公告)号：CN110854192B
公开(公告)日：2021-05-04
申请号：CN201911128957.3
申请日：2019-11-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/739 , H01L27/12 , H01L29/423 , H01L21/331
Abstract: 本申请提供一种隧穿场效应晶体管及其制备方法，该隧穿场效应晶体管包括：双埋氧层结构基板；双埋氧层结构基板从下往上依次至少包括硅衬底、第一埋氧层、硅材料层以及第二埋氧层，硅材料层设有空气腔；源区、沟道区以及漏区；源区、沟道区以及漏区位于第二埋氧层表面，沟道区连接于源区与漏区之间，且源区和沟道区的位置对应空气腔；栅极介质层以及栅极材料层；栅极介质层至少位于沟道区表面，栅极材料层位于栅极介质层表面；源电极、漏电极以及栅电极；源电极形成于源区表面，漏电极形成于漏区表面，栅电极形成于栅极材料层表面；背栅电极；背栅电极形成于所述硅材料层表面，且背栅电极的位置对应漏电极的一侧。
-
公开(公告)号：CN108063134B
公开(公告)日：2021-02-05
申请号：CN201711250882.7
申请日：2017-12-01
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02 , H01L29/423
Abstract: 本发明提供一种基于SOI工艺的NMOS器件及其构成的静电保护电路，其中，该NMOS器件的P阱形成为低压P阱，该器件的栅极形成为高压栅极；所述NMOS器件为多指并联结构；所述NMOS器件的源漏区未掺杂NLDD和PHALO。当本发明的NMOS器件用于静电保护时，若输入高压，则可以达到普通低压NMOS一样的ESD保护性能，同时其栅极又不会因为一直工作在高压下而发生失效。
-
公开(公告)号：CN111739932A
公开(公告)日：2020-10-02
申请号：CN202010579128.3
申请日：2020-06-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/10 , H01L23/532 , H01L29/786 , H01L21/78 , H01L21/67
Abstract: 本发明涉及一种柔性器件及其制备方法，包括电极区、粘合层、柔性基底、器件区、柔性导线，其中所述器件区上表面覆盖保护层。本发明实现了柔性器件的浮空，避免了衬底形变对器件的影响，提高器件的可靠性和稳定性，实现了更大的延展性和可弯曲性。
-
公开(公告)号：CN111725204A
公开(公告)日：2020-09-29
申请号：CN201910650174.5
申请日：2019-07-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02
Abstract: 本发明涉及一种具有双向SCR结构的ESD保护器件，包括：第一N阱、第二N阱、P阱和多晶硅层；利用所述多晶硅层进行隔离，通过所述第一P+注入区、所述第一N阱、所述P阱和所述第二N+注入区构成SCR1通路，以及通过所述第三P+注入区、所述第二N阱、所述P阱和所述第四N+注入区构成SCR2通路，所述SCR1通路和所述SCR2通路为芯片在各个方向的脉冲均提供了保护，本发明所述保护器件实现了单器件对于输入/输出端口的双向ESD保护，减少了完整ESD保护电路所需的器件数，版图面积大大缩减，降低了相应的寄生效应，另外，对于输出信号幅度高于电源电压或低于地线电压的电路，由于存在反偏PN结，亦不会出现漏电。
-
Patent Agency Ranking
公开(公告)号：CN111403470A
公开(公告)日：2020-07-10
申请号：CN201910743314.3
申请日：2019-08-13
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明公开了一种基于SOI工艺的晶闸管器件及静电保护电路，涉及集成电路技术领域。本发明通过在阱区上形成自对准栅极，分别将第一P型导电区与第一N型导电区、第一N型导电区与第二N型导电区进行隔离，使得晶闸管器件内部形成寄生PNP管和寄生NPN管，当NPN管导通时，PNP管也随之导通，进而触发晶闸管，泄放ESD电流，对其他被保护电路起到保护作用。本发明的晶闸管器件的触发电压由第一N型导电区与P阱区形成的反向PN结的反向击穿电压决定，本发明的晶闸管器件的触发电压低于现有技术中的晶闸管的触发电压，因此本发明的基于SOI工艺的晶闸管器件能够提供更加有效的ESD保护性能。
-
公开(公告)号：CN111403381A
公开(公告)日：2020-07-10
申请号：CN201910773025.8
申请日：2019-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02
Abstract: 本申请实施例公开的一种静电保护结构及静电保护电路，包括衬底、电阻、二极管组件和第一阱区；二极管组件和第一阱区均设置于所述衬底上；第一阱区为低压阱区；第一阱区包括第一掺杂区、第一绝缘区、第二掺杂区、第二绝缘区和第三掺杂区；第一绝缘区用于隔离第一掺杂区与第二掺杂区，第二绝缘区用于隔离第二掺杂区与第三掺杂区；第一绝缘区与第二绝缘区跨接引出高压栅极端；第一掺杂区与第三掺杂区跨接引出源极端，源极端接地；第二掺杂区引出漏极端；电阻的第一端与栅极端连接，电阻的第二端接地。基于本申请实施例，通过在栅极端串接电阻，与漏极端-栅极端间寄生的耦合电容形成电容耦合效应，提高静电保护结构的导通均匀性。
-
公开(公告)号：CN108122904B
公开(公告)日：2020-07-10
申请号：CN201711223054.4
申请日：2017-11-29
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种ESD保护结构，包括：第一NMOS管，其栅极接一低压电源端；第二NMOS管，其栅极和源极接地，漏极接所述第一NMOS管的源极；以及至少一个二极管，串联在一高压输入端与所述第一NMOS管的漏极之间。本发明通过将现有单个NMOS改成串联NMOS，同时集成二极管，从而对于高压PAD可以得到和普通低压NMOS相近的ESD保护性能，大大提高了其ESD保护能力，同时低压NMOS的栅极又不会因为一直工作在高压下而发生失效。
-
公开(公告)号：CN111220819A
公开(公告)日：2020-06-02
申请号：CN202010058948.8
申请日：2020-01-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01Q30/20
Abstract: 本发明涉及材料样品制备技术领域，特别涉及一种聚焦离子束切割制样方法。该方法包括：在经过预处理的样品薄片的表面沉积保护层，得到第一试样；确定所述第一试样的切割中心的位置；其中，所述切割中心为目标结构的定位中心；对所述第一试样进行切割。本申请实施例所述的聚焦离子束切割制样方法，在样品薄片的表面沉积保护层，有利于在制样过程中保护目标结构的完整性，通过确定目标结构的定位中心为切割中心，确保最终得到的样品中包含目标结构，提高制样成功率。
-
公开(公告)号：CN111091855A
公开(公告)日：2020-05-01
申请号：CN201811243175.X
申请日：2018-10-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/412
Abstract: 本发明提供一种基于静态随机储存单元阵列的单粒子翻转检测电路及方法，包括：提供一SRAM版图；对所述SRAM版图进行后道布线，将所述SRAM版图中存储单元的器件连接成单粒子翻转检测电路；基于所述单粒子翻转检测电路的输出信号监测单粒子效应敏感区域；其中，所述单粒子翻转检测电路包括由至少两个SRAM存储单元中的器件连接形成的环形振荡器。本发明完全保持SRAM版图布局，只需修改后道器件的连接关系；电路为自激振荡模式，无需增加复杂的检测电路，不需使用复杂的测试系统。也不需要额外开发测试程序；可以把输出直接连接到示波器，测试的过程中可以实时监控单粒子效应敏感区域，从而方便快捷的实现SRAM SEU检测。
-
-
-
-
-
-
-
-
-
Search Results
123
records
(took 0.046 seconds)
