-
公开(公告)号：CN110875304B
公开(公告)日：2022-06-17
申请号：CN201811015332.1
申请日：2018-08-31
Applicant: 无锡华润上华科技有限公司
IPC: H01L27/02 , H01L21/784
Abstract: 本发明涉及一种瞬态电压抑制器件及其制造方法，所述瞬态电压抑制器件包括：衬底；第一导电类型阱区，包括第一阱和第二阱；第二导电类型阱区，包括第三阱和第四阱，第三阱设于所述第一阱和第二阱之间从而将第一阱和第二阱相隔离，第二阱设于第三阱和第四阱之间；齐纳管有源区；第一掺杂区，设于所述第一阱中；第二掺杂区，设于所述第一阱中；第三掺杂区，设于所述第二阱中；第四掺杂区，设于所述第二阱中；第五掺杂区，设于所述齐纳管有源区中；第六掺杂区，设于所述齐纳管有源区。本发明通过第三阱对第一阱和第二阱进行隔离，相当于对第一二极管和第二二极管进行隔离，隔离效果好，避免了寄生BJT开启，因此ESD鲁棒性高、便于集成。
-
公开(公告)号：CN109979936B
公开(公告)日：2021-07-09
申请号：CN201711465185.3
申请日：2017-12-28
Applicant: 无锡华润上华科技有限公司
IPC: H01L27/088 , H01L29/78 , H01L27/082 , H01L29/739
Abstract: 本发明提供一种集成半导体器件和电子装置，可以将耗尽型器件和增强型器件集成在一个半导体器件上，将两种器件同时封装，节省工艺流程，节省芯片面积，同时，在栅极结构下方设置介质岛，在耗尽型器件形成沟道的过程中，由于介质岛的存在阻挡了沟道离子的注入，介质岛下方的离子浓度低，使得器件在开态下的击穿可靠性大大提高；同时，由于介质岛的存在，使得栅介电层的厚度增加，降低了栅极电容，减小器件的开关损耗。
-
公开(公告)号：CN112531026A
公开(公告)日：2021-03-19
申请号：CN201910874283.5
申请日：2019-09-17
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及一种横向扩散金属氧化物半导体器件及其制造方法，所述方法包括：获取形成有漂移区的衬底，所述漂移区具有第一导电类型并形成于第二导电类型的所述衬底上；在所述漂移区刻蚀出下陷结构，所述下陷结构包括注入槽和/或注入孔；向所述下陷结构的底部注入第二导电类型离子；热处理使所述第二导电类型离子扩散形成第二导电类型埋层；向所述下陷结构内填充电性能调整材料，所述电性能调整材料与所述漂移区的材料不同。本发明的埋深度不受机台注入能量的限制，埋层上方可以留出足够深度的漂移区作为导电通道使得漂移区第一导电类型杂质的浓度提升，导通电阻得到降低。并且通过注入槽/孔中填充的电性能调整材料能够进一步优化器件的电性能。
-
公开(公告)号：CN108242467B
公开(公告)日：2020-05-22
申请号：CN201611228281.1
申请日：2016-12-27
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及一种LDMOS器件及其制作方法。一种LDMOS器件，包括衬底、位于衬底上的漂移区，所述漂移区包括源区和漏区；以及包围所述漂移区的沟槽，所述沟槽的深度大于所述漂移区的深度。由于其沟槽包围了漂移区，从而可以限制LDMOS器件在高温工作时产生的电子空穴对中的空穴电流流向衬底，即可以有效隔离LDMOS器件与外围逻辑电路，避免串扰现象的发生。此外，还提供了一种LDMOS器件的制作方法。
-
公开(公告)号：CN110875302A
公开(公告)日：2020-03-10
申请号：CN201811012572.6
申请日：2018-08-31
Applicant: 无锡华润上华科技有限公司
IPC: H01L27/02
Abstract: 本发明涉及一种瞬态电压抑制器件及其制造方法，所述瞬态电压抑制器件包括：衬底；第一导电类型阱区，设于衬底中，包括第一阱、第二阱及第三阱；第二导电类型阱区，设于衬底中，包括第四阱和第五阱，第四阱设于第一阱和第二阱之间从而将第一阱和第二阱相隔离，第五阱设于第二阱和第三阱之间从而将第二阱和第三阱相隔离；齐纳管阱区，设于第一阱中；第一掺杂区，设于齐纳管阱区中；第二掺杂区，设于齐纳管阱区中；第三掺杂区，设于第二阱中；第四掺杂区，设于第三阱中；第五掺杂区，设于第三阱中。本发明隔离效果好，避免了寄生BJT开启，因此ESD鲁棒性高、便于集成。且采用寄生的可控硅可大幅度提升负脉冲ESD的电流能力。
-
Patent Agency Ranking
公开(公告)号：CN110518056A
公开(公告)日：2019-11-29
申请号：CN201910712108.6
申请日：2019-08-02
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/06 , H01L29/40 , H01L21/336 , H01L29/78
Abstract: 本发明涉及一种横向扩散金属氧化物半导体器件及其制造方法，所述器件包括：衬底，具有第二导电类型；漂移区，设于衬底上，具有第一导电类型；源极区，具有第一导电类型；漏极区，具有第一导电类型；纵向浮空场板结构，设于所述源极区和漏极区之间，包括设于沟槽内表面的介质层、以及填充于所述沟槽内的多晶硅，所述沟槽从所述漂移区的上表面向下贯穿漂移区伸入衬底中，所述纵向浮空场板结构的数量为至少两个，且至少有两个位于导电沟道长度方向的不同位置上。本发明位于导电沟道长度方向的不同位置上的两个纵向浮空场板结构形成平行板电容器，因此可以起到对器件分压的作用，从而改善漂移区内电场，提高器件的耐压。
-
公开(公告)号：CN106158921B
公开(公告)日：2019-07-23
申请号：CN201510170810.6
申请日：2015-04-10
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/06 , H01L29/786
CPC classification number: H01L29/66681 , H01L29/0619 , H01L29/063 , H01L29/0696 , H01L29/42368 , H01L29/7816 , H01L29/7823 , H01L29/7835
Abstract: 本发明涉及一种具RESURF结构的横向扩散金属氧化物半导体场效应管，包括衬底、源极、漏极、体区、P型场限环及衬底上的阱区，阱区包括：插入式阱，掺杂类型为P型，设于漏极的下方并与漏极相接；N阱，设于插入式阱的两侧；P阱，设于N阱的旁边并与N阱连接；P型场限环设于N阱内，为封闭的环状结构，且位于漏极的下方外围，将漏极包围；插入式阱在其长度方向上延伸至与所述P型场限环相接触的位置，源极和体区设于所述P阱内。本发明能够确保交流高频开关状态下P型场限环与N阱之间保持稳定的结电容，有助于改善器件的动态特性，避免出现尖峰电流。
-
公开(公告)号：CN109888015A
公开(公告)日：2019-06-14
申请号：CN201711278066.7
申请日：2017-12-06
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明提供一种LDMOS器件及其制备方法，获取形成有第一导电类型掺杂区、且在所述第一导电类型掺杂区内形成有顶埋层、在所述顶埋层上形成有场氧化绝缘层结构的晶圆；在所述第一导电类型掺杂区上开设沟槽，所述沟槽延伸至所述顶埋层和场氧化绝缘层结构从而将所述顶埋层去除掉一部分；注入第二导电类型离子、在所述沟槽下方形成阱区；在所述阱区内形成源极掺杂区；所述第一导电类型和第二导电类型为相反的导电类型，将阱区的位置向下调整，且由于顶埋层和场氧化绝缘层结构之间、顶埋层、场氧化绝缘层结构和沟槽之间不存在第一导电类型掺杂区，这样导电沟道就不经过JEFT区域，能够在获得高的源漏击穿电压同时得到更低的导通电阻。
-
公开(公告)号：CN109473476A
公开(公告)日：2019-03-15
申请号：CN201710801871.7
申请日：2017-09-07
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/78 , H01L21/762 , H01L21/336
Abstract: 本发明提供一种横向双扩散金属氧化物半导体器件及其制作方法，该横向双扩散金属氧化物半导体器件包括：半导体衬底，在所述半导体衬底上形成有漂移区；在所述漂移区中形成有阱区和漏区，在所述阱区中有源区和沟道；在所述漂移区中形成有位于所述阱区和所述漏区之间的深沟槽隔离结构，在所述深沟槽隔离结构的底部形成有交替设置的第一P型注入区和第一N型注入区，所述第一P型注入区和所述第一N型注入区沿所述阱区到所述漏区的方向延伸。该横向双扩散金属氧化物半导体器件可以降低导通电阻且表面不形成高电场。该横向双扩散金属氧化物半导体器件的制作方法具有类似的优点。
-
公开(公告)号：CN108242467A
公开(公告)日：2018-07-03
申请号：CN201611228281.1
申请日：2016-12-27
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及一种LDMOS器件及其制作方法。一种LDMOS器件，包括衬底、位于衬底上的漂移区，所述漂移区包括源区和漏区；以及包围所述漂移区的沟槽，所述沟槽的深度大于所述漂移区的深度。由于其沟槽包围了漂移区，从而可以限制LDMOS器件在高温工作时产生的电子空穴对中的空穴电流流向衬底，即可以有效隔离LDMOS器件与外围逻辑电路，避免串扰现象的发生。此外，还提供了一种LDMOS器件的制作方法。
-
-
-
-
-
-
-
-
-
Search Results
162
records
(took 0.075 seconds)
