公开(公告)号：CN109216172B

公开(公告)日：2021-01-05

申请号：CN201710533758.5

申请日：2017-07-03

Applicant: 无锡华润上华科技有限公司

Inventor： 祁树坤

IPC: H01L21/28 ,  H01L29/423

Abstract: 本发明涉及一种半导体器件的分裂栅结构的制造方法，包括：在晶圆表面形成沟槽；向沟槽内淀积氧化硅；回刻一部分氧化硅；通过热氧化处形成氧化硅拐角结构；在晶圆表面淀积含氮化合物；干法刻蚀含氮化合物，氧化硅拐角结构表面形成含氮化合物侧壁残留；以含氮化合物侧壁残留为掩膜，将沟槽内的氧化硅通过刻蚀去除掉表面的一部分；依次重复执行以上三个步骤直至将沟槽内的氧化硅刻蚀至所需的底部氧化硅厚度；向沟槽内填入下层多晶硅，通过湿氧氧化在下层多晶硅上形成隔离氧化硅，去除沟槽内的含氮化合物，在侧壁氧化硅表面再生长氧化硅，在沟槽内形成上层多晶硅。本发明采用淀积+分步刻蚀的方式形成沟槽内的氧化硅，减少了氧化时间，提高了生产效率。

公开(公告)号：CN105789286B

公开(公告)日：2018-11-27

申请号：CN201410810523.2

申请日：2014-12-22

Applicant: 无锡华润上华科技有限公司

Inventor： 祁树坤

IPC: H01L29/739 ,  H01L29/36 ,  H01L29/06

Abstract: 本发明涉及一种横向绝缘栅双极型晶体管，包括衬底、衬底上的阳极端和阴极端，以及位于阳极端与阴极端之间的漂移区和栅极，所述阳极端包括衬底上的N型缓冲区，N型缓冲区内的P阱，P阱内的N‑区，P阱表面的两个P+浅结和这两个P+浅结之间的N+浅结。本发明在正向导通时，P+浅结、P阱纵向注入，P+浅结横向注入，实现了空穴的高效注入，降低了导通电阻；反向关断时，N型缓冲区、N‑区、N+浅结形成快速抽取少子(空穴)的路径，达到快速关断的目的，降低了关态损耗。

公开(公告)号：CN109216256B

公开(公告)日：2021-01-05

申请号：CN201710534677.7

申请日：2017-07-03

Applicant: 无锡华润上华科技有限公司

Inventor： 祁树坤

IPC: H01L21/762

Abstract: 本发明涉及一种沟槽隔离结构及其制造方法，所述方法包括：在晶圆表面形成上宽下窄的浅槽；通过淀积向浅槽内填充氧化硅；通过刻蚀去除掉一部分氧化硅；通过热氧化在浅槽顶部的拐角处形成氧化硅拐角结构；在晶圆表面淀积氮化硅，覆盖浅槽内的氧化硅表面及氧化硅拐角结构表面；干法刻蚀氮化硅，将浅槽内的氧化硅表面的氮化硅去除，氧化硅拐角结构表面形成向沟槽内延伸的氮化硅残留；以氮化硅残留为掩膜，继续向下刻蚀形成深槽；在深槽的侧壁和底部形成氧化硅层；向浅槽和深槽内淀积多晶硅；去除氮化硅；在浅槽内形成氧化硅将多晶硅覆盖。本发明的浅槽有较大的尺寸，形成的沟槽隔离结构能够降低沟槽隔离结构上方的高压走线导致的漏电可能性。

公开(公告)号：CN105789298B

公开(公告)日：2019-06-07

申请号：CN201410799646.0

申请日：2014-12-19

Applicant: 无锡华润上华科技有限公司

Inventor： 祁树坤

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/331

CPC classification number: H01L29/7394 ,  H01L21/02236 ,  H01L21/2253 ,  H01L21/26513 ,  H01L21/3065 ,  H01L21/324 ,  H01L21/7624 ,  H01L29/0623 ,  H01L29/0834 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/42364 ,  H01L29/66325

Abstract: 本发明涉及一种横向绝缘栅双极型晶体管，包括衬底、衬底上的阳极端和阴极端，以及位于阳极端与阴极端之间的漂移区和栅极，阳极端包括衬底上的P型埋层、P型埋层上的N型缓冲区以及N型缓冲区表面的P+集电区；横向绝缘栅双极型晶体管还包括与阳极端邻接的沟槽栅极，沟槽栅极从N型缓冲区和P+集电区表面贯穿至P型埋层，沟槽栅极包括沟槽内表面的氧化层和填充于氧化层内的多晶硅。本发明还涉及一种横向绝缘栅双极型晶体管的制造方法。本发明当LIGBT关断时，集电极的P+区与沟槽栅极为反向偏置，寄生PMOS开启并处于放大状态，开始抽取漂移区中残余的少子空穴，通过栅氧的厚度可控制器件耐压，并保证较快的开关速度，达到快速关断的目的。

公开(公告)号：CN107527811A

公开(公告)日：2017-12-29

申请号：CN201610452720.0

申请日：2016-06-21

Applicant: 无锡华润上华科技有限公司

Inventor： 祁树坤

IPC: H01L21/331 ,  H01L29/739

Abstract: 本发明涉及一种横向绝缘栅双极型晶体管及其制造方法，所述横向绝缘栅双极型晶体管包括衬底、衬底上的阳极端和阴极端，以及位于阳极端与阴极端之间的漂移区和栅极，所述阳极端包括衬底上的N型缓冲区，N型缓冲区内的P阱，P阱内的N+区，位于N+区上方的被所述P阱部分包围的沟槽，沟槽内的多晶硅，沟槽两侧的P+结，以及P+结两侧的N+结。本发明在正向导通时，注入大量的空穴，形成显著的电导调制效应来降低开态电阻；另一方面，在器件关断时，N+可很快的吸收少子空穴，极大的降低了关断损耗。

公开(公告)号：CN104518023B

公开(公告)日：2017-12-15

申请号：CN201310460839.9

申请日：2013-09-30

Applicant: 无锡华润上华科技有限公司

Inventor： 祁树坤

IPC: H01L29/78 ,  H01L29/10

CPC classification number: H01L29/7816 ,  H01L29/0623 ,  H01L29/063 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/42368

Abstract: 一种高压LDMOS（横向双扩散金属氧化物半导体）器件，包括P型沟道区、N型漂移区、耐压层以及位于底部的P型衬底，所述耐压层位于P型衬底及N型漂移区之间。本发明高压LDMOS器件通过引入耐压层，使得工艺上降低了推阱时间，提高了电流通道截面面积，改善导通电阻，同时通过提高纵向耐压提升横向耐压。

公开(公告)号：CN109216438B

公开(公告)日：2021-06-04

申请号：CN201710533773.X

申请日：2017-07-03

Applicant: 无锡华润上华科技有限公司

Inventor： 祁树坤

IPC: H01L29/40 ,  H01L29/423 ,  H01L29/78

Abstract: 本发明涉及一种半导体器件的堆叠多晶硅栅结构的制造方法，包括：在晶圆表面形成沟槽；通过淀积向沟槽内填充氧化硅；将氧化硅回刻掉一部分；在沟槽顶部的拐角处形成拐角结构；淀积含氮化合物；干法刻蚀含氮化合物，拐角结构表面形成向沟槽内延伸的含氮化合物侧壁残留；以含氮化合物侧壁残留为掩膜，将氧化硅刻蚀掉一部分；依次重复执行以上三个步骤，直至将沟槽内的氧化硅刻蚀至所需的底部氧化硅厚度；去除沟槽内的含氮化合物；向沟槽内填入多晶硅；在多晶硅上形成隔离氧化硅；反复执行以上两步骤，形成多层多晶硅和隔离氧化硅。本发明采用淀积+分步刻蚀的方式形成沟槽内的氧化硅，减少了氧化时间，提高了生产效率。

公开(公告)号：CN109216174B

公开(公告)日：2021-04-13

申请号：CN201710534696.X

申请日：2017-07-03

Applicant: 无锡华润上华科技有限公司

Inventor： 祁树坤

IPC: H01L21/28 ,  H01L29/423

Abstract: 本发明涉及一种半导体器件的分裂栅结构及其制造方法。所述方法包括：在晶圆表面形成第一沟槽；在第一沟槽内表面形成氧化硅；在第一沟槽内形成多晶硅；各向异性刻蚀所述多晶硅，在第一沟槽内的侧壁形成栅极多晶硅；在栅极多晶硅表面形成侧壁氧化层；向第一沟槽内淀积含氮化合物并刻蚀形成含氮化合物侧墙；以含氮化合物侧墙为掩膜向下刻蚀，形成第二沟槽；在第二沟槽的侧壁形成氧化层；向第一沟槽和第二沟槽内填充多晶硅，作为源极多晶硅。本发明可以稳定侧壁氧化层的厚度，确保实现低开启电压、并加厚栅极多晶硅和源极多晶硅之间的介质厚度，降低栅‑源多晶硅电极的漏电。

公开(公告)号：CN109216257B

公开(公告)日：2020-12-15

申请号：CN201710534702.1

申请日：2017-07-03

Applicant: 无锡华润上华科技有限公司

Inventor： 祁树坤 ,  孙贵鹏

IPC: H01L21/762

Abstract: 本发明涉及一种LDMOS的隔离结构的制造方法，包括：在晶圆表面形成第一沟槽；向第一沟槽内填充氧化硅；通过刻蚀去除掉第一沟槽内的氧化硅表面的一部分；通过热氧化在第一沟槽顶部的拐角处形成氧化硅拐角结构；在晶圆表面淀积含氮化合物，覆盖第一沟槽内的氧化硅表面及氧化硅拐角结构表面；干法刻蚀含氮化合物，将第一沟槽内的氧化硅表面的含氮化合物去除，形成含氮化合物侧壁残留；以含氮化合物侧壁残留为掩膜，继续向下刻蚀形成第二沟槽；在第二沟槽的侧壁和底部形成氧化硅层；去除含氮化合物侧壁残留；向第一沟槽和第二沟槽内填充氧化硅。本发明可以提高击穿电压，节省了光刻版。

公开(公告)号：CN109216439B

公开(公告)日：2020-11-13

申请号：CN201710534674.3

申请日：2017-07-03

Applicant: 无锡华润上华科技有限公司

Inventor： 祁树坤 ,  孙贵鹏

IPC: H01L29/40 ,  H01L21/336

Abstract: 本发明涉及一种具有沟槽内渐变厚度的场板结构的半导体器件的制造方法，包括：在晶圆表面形成沟槽；通过淀积向沟槽内填充氧化硅；将沟槽内的氧化硅通过刻蚀去除掉表面的一部分；通过热氧化在沟槽顶部的拐角处形成氧化硅拐角结构；在晶圆表面淀积含氮化合物；干法刻蚀含氮化合物，氧化硅拐角结构表面形成向沟槽内延伸的含氮化合物侧壁残留；以含氮化合物侧壁残留为掩膜，将沟槽内的氧化硅通过刻蚀去除掉表面的一部分；重复执行以上三个步骤，直至将沟槽内的氧化硅刻蚀至所需的底部氧化硅厚度；去除沟槽内的含氮化合物，向沟槽内填入多晶硅。本发明减少了氧化时间，提高了生产效率。且减少了衬底杂质向外延层的反扩，同时工艺简单。