-
公开(公告)号：CN101894771B
公开(公告)日：2012-02-22
申请号：CN201010206329.5
申请日：2010-06-22
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明揭示了一种多层堆叠电阻转换存储器的制造方法，包括如下步骤：制造半导体第一晶圆；制造半导体第二晶圆；键合第一晶圆和第二晶圆；沉积第一电极材料；通过半导体工艺，在原第一晶圆顶部镶嵌的第一位线上方形成对应的多层结构单元；沉积绝缘介质材料；在所述基底上通过半导体工艺制造沟槽；填充存储材料，并进行回刻工艺，仅保留沟槽内的存储材料；填充第三金属材料层，并进行化学机械抛光平坦化，原位地、免光刻地在沟槽内形成第二字/位线。本发明提出的多层堆叠电阻转换存储器的制造方法，通过键合法实现多层堆叠电阻转换存储器的制造，工艺与电阻转换存储器工艺兼容，而且具有良好的可靠性。
-
公开(公告)号：CN102268332A
公开(公告)日：2011-12-07
申请号：CN201010189161.1
申请日：2010-06-01
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种相变材料抛光后清洗液，此抛光后清洗液包含氧化剂、表面活性剂、金属防腐抑制剂及酸性介质。通过本发明提供的抛光后清洗液，对相变存储器件做抛光后处理，可大大减少相变存储器件在化学机械抛光工艺后产生的缺陷(微划痕、残留等)，从而改善化学机械抛光工艺控制和提高相变存储器件性能。
-
公开(公告)号：CN101826546B
公开(公告)日：2011-10-05
申请号：CN201010141273.X
申请日：2010-04-06
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种纳米级侧壁限制的电阻转换存储器单元及其制造方法，该存储器单元结构，包括：上电极、下电极、以及分别与上电极和下电极相接触的存储单元，在所述存储单元周围设有绝缘材料将其隔离，所述存储单元在平行于电极方向的横截面为平行四边形，且所述平行四边形的其中一边长为另一边长的1.5倍以上，所述存储单元与所述一电极的接触面积等于或大于其与所述另一电极的接触面积。本发明通过绝缘侧壁限制了存储单元的体积，有效地缩小了存储单元与电极的接触面积，降低了功耗，而且绝缘侧壁对存储单元还起到了绝缘、绝热、抗扩散的作用，从而可提升存储器的可靠性。
-
公开(公告)号：CN102185104A
公开(公告)日：2011-09-14
申请号：CN201110091476.7
申请日：2011-04-12
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种多层堆叠电阻转换存储器结构，具有以下的特征：电阻转换存储器结构包括至少两层电阻转换存储层；每层的电阻转换存储层中含有选通管和对应的电阻转换存储单元，单个选通管选通至少两个电阻转换存储单元；选通管为双极型晶体管、肖特基二极管、PN二极管或者为氧化物二极管；多层堆叠电阻转换存储器结构还包含外围电路，各层电阻转换存储层共享外围电路。该器件结构能大幅提高存储器的密度，而且通过共享外围电路节省了外围电路的面积，并且多个存储单元共用选通管就有效地增大了选通二极管的面积，也就增大了选通管的驱动电流，给电阻转换存储器的编程操作留出了更多的空间。
-
公开(公告)号：CN101364567B
公开(公告)日：2011-09-14
申请号：CN200710044609.9
申请日：2007-08-06
Applicant: 上海市纳米科技与产业发展促进中心 , 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种纳米级相变存储单元阵列制备方法，属于微纳电子技术领域。其特征在于一次性制作出“倒塔”型纳米级相变存储单元多阶凹孔阵列，塔尖为纳米级，然后在“倒塔”内分别填充特定的相变材料、过渡材料和电极材料，从而获得纳米级相变存储单元阵列。本发明提出的纳米级相变存储单元阵列制备方法能有效减小相变材料与电极材料的接触面积，工艺简捷、只需要一次曝光刻蚀，即巧妙地代替了目前相变存储单元加工中常用的两次曝光套刻工艺。这种方法既简化了纳米级多层单元结构制备工艺，又解决了纳米级相变存储单元多层结构的套刻问题，加工精度高、成本低，适于产业化，在低功耗、高密度相变存储器制备领域具有实质性特点。
-
Patent Agency Ranking
公开(公告)号：CN102134698A
公开(公告)日：2011-07-27
申请号：CN201010619496.2
申请日：2010-12-31
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: G11C11/56 , C01B19/007 , C23C14/0623 , C23C14/14 , C23C14/35 , G11C13/0004 , H01L45/06 , H01L45/144
Abstract: 本发明公开了一种用于相变存储器的Al-Sb-Te系列相变材料及其制备方法。该相变材料是一种由铝、锑、碲三种元素组成的混合物，其通式为Alx(SbyTe1)1-x，其中0＜x≤0.85，0.67≤y≤7，可采用磁控溅射的方法制备。所述的材料在外部作用下为电驱动。通过调节化合物中三种元素的含量可以得到不同结晶温度、熔点和结晶激活能的存储材料。由于铝、锑、碲三种元素之间可以两两成键，因而可调性非常强，使得其在相当大的范围内都具有相变特性。适当调节中元素比例，得到的材料比传统的材料有更高的结晶温度、更好的热稳定性和数据保持力和较低的熔点，而且继承了的快速相变能力。另外Al元素是微电子应用中的常用元素，工艺成熟，与COMS兼容性好。
-
公开(公告)号：CN102110773A
公开(公告)日：2011-06-29
申请号：CN201010537183.2
申请日：2010-11-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00
Abstract: 本发明揭示了一种硅锑碲复合相变材料Siy(SbxTe1-x)1-y其由功能材料Si和相变材料SbxTe1-x作为两个相互分散的物相复合而成，用于纳米晶电阻转换存储器，其中0.5≤x≤0.9，0＜y≤0.4。硅锑碲复合相变材料S iy(SbxTe1-x)1-y与传统的相变材料的不同在于：在相变的过程以及相变的前后，材料中硅组份的结构和分布均保持不变，硅原子不进入SbxTe1-x的晶格，而是出现在SbxTe1-x颗粒之间。通过这种复合相变材料的应用，能够降低纳米晶电阻转换存储器操作的功耗，提升器件在高温下的数据保持能力，对于非易失性半导体存储器的应用具有重要的意义。
-
公开(公告)号：CN101436614B
公开(公告)日：2011-05-11
申请号：CN200810207453.6
申请日：2008-12-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/872 , H01L21/822
Abstract: 本发明提供多种自对准制造基于含锑的肖特基二极管阵列的方法，首先在本征或第一导电类型半导体基底上形成第二导电类型的重掺杂层，然后在第二导电类型的重掺杂层上形成第二导电类型的轻掺杂区，接着采用自对准法在轻掺杂区沉积含锑的金属区，使各金属区与相应的轻掺杂区形成肖特基接触进而制造出肖特基二极管阵列。
-
公开(公告)号：CN101404179B
公开(公告)日：2011-04-20
申请号：CN200810202405.8
申请日：2008-11-07
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明是一种提升相变存储器编程速度的方法及实现方法。其特征在于在存储器编程空闲时间对无数据或未存储数据部分的存储单元或者存储单元块进行全局性的SET编程操作；所述的空闲时间为存储器单元处于待机状态，没有编程的任务状态；所述的全局性的SET编程操作使所有的存储单元或者存储单元块都处于数据“1”状态。本发明还包括全局SET法的电路实现：在读、写、擦操作完成后的固有时间内监测是否有下一读、写、擦操作，如果有，则认为存储器繁忙，不进行全局SET；如果没有，则认为存储器空闲，此时启动全局SET操作。
-
公开(公告)号：CN101567420B
公开(公告)日：2010-12-29
申请号：CN200910052407.8
申请日：2009-06-02
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00
Abstract: 本发明涉及一种相变存储器加热电极的制备方法，首先利用CVD技术在衬底上依次沉积SiO2/Si3N4/SiO2介质层，接着使用亚微米CMOS标准工艺曝光技术在顶层SiO2上制备出直径为150～300nm的孔洞。之后，沉积Si3N4100～200nm并刻蚀，连同一开始沉积的Si3N4刻穿，在孔洞中形成出50～150nm厚的Si3N4侧墙。最后，将Si3N4侧墙作为硬掩膜把底层SiO2刻蚀完，利用CVD技术填入W、TiN等电极材料，并进行化学机械抛光停在底层SiO2上，形成直径100nm以下的柱状加热电极。本发明不仅避免了直接使用100nm以下曝光技术的困难，降低了制造成本，更重要的是降低了相变存储器的操作电流和功耗。
-
-
-
-
-
-
-
-
-
Search Results
274
records
(took 0.063 seconds)
