公开(公告)号：CN106802780A

公开(公告)日：2017-06-06

申请号：CN201710083461.3

申请日：2012-03-13

Applicant: 三星电子株式会社

Inventor： 许南祚 ,  李相烨 ,  金容锡 ,  孙光燮

IPC: G06F3/14

Abstract: 提供一种移动终端及用于该移动终端的对象改变支持方法。所述移动终端包括：显示单元，用于输出至少一个对象；控制单元，控制以下操作中的至少一个：响应于将输出的对象改变为在功能上与输出的对象相似但在类型上与输出的对象不同的第二对象的信号，直接将第二对象显示在显示单元上，而不使用屏幕转换；以及响应于将输出的对象改变为在功能上与输出的对象相似但在类型上与输出的对象不同的第二对象的信号，将引导帧输出到显示单元上，以便于改变输出的对象，而不使用屏幕转换。

公开(公告)号：CN1956171A

公开(公告)日：2007-05-02

申请号：CN200610142432.1

申请日：2006-10-24

Applicant: 三星电子株式会社

Inventor： 金钟源 ,  朴钟浩 ,  金容锡

IPC: H01L21/8247 ,  H01L21/768 ,  H01L27/115 ,  H01L23/522

CPC classification number: H01L27/115 ,  H01L27/11521 ,  H01L27/11524

Abstract: 一种形成非易失性存储器件的方法包括限定了以下特征的步骤：提高相邻浮置栅电极之间电干扰的屏蔽并且改进泄漏电流和阈值电压特性。在与非易失性存储单元相连的串选择晶体管中，这些特征同样支持改进的泄漏电流和阈值电压特性。

公开(公告)号：CN112086462B

公开(公告)日：2025-03-21

申请号：CN202010406162.0

申请日：2020-05-14

Applicant: 三星电子株式会社

Inventor： 李炅奂 ,  金容锡 ,  金泰勋 ,  朴硕汉 ,  山田悟 ,  洪载昊

IPC: H10B43/30 ,  H10B43/20 ,  H10B43/27

Abstract: 本发明提供了垂直半导体器件。该垂直半导体器件包括：在衬底上的沟道，该沟道在实质上垂直于衬底的上表面的第一方向上延伸；第一数据存储结构，接触沟道的第一侧壁；在沟道的第二侧壁上的第二数据存储结构；以及在第二数据存储结构的表面上的栅极图案，其中栅极图案在第一方向上彼此间隔开，并且栅极图案在实质上平行于衬底的上表面的第二方向上延伸。

公开(公告)号：CN110718260B

公开(公告)日：2024-11-08

申请号：CN201910248608.9

申请日：2019-03-29

Applicant: 三星电子株式会社

Inventor： 金森宏治 ,  姜昌锡 ,  金容锡 ,  李炅奂

IPC: G06F12/02 ,  G11C16/34 ,  G11C16/10 ,  G11C16/14

Abstract: 公开了一种非易失性存储装置及其写入数据、擦除数据的方法。在非易失性存储装置的写入数据的方法中，所述非易失性存储装置包括多个单元串，所述多个单元串中的每一个单元串包括沿垂直方向布置的多个存储单元。编程目标页被划分为多个子页。编程目标页与多个字线中的一个字线连接。所述多个子页中的每一个子页包括彼此物理上间隔开的存储单元。对所述多个子页顺序地执行编程操作。对包括所述多个子页的编程目标页同时执行编程验证操作。

公开(公告)号：CN110349961B

公开(公告)日：2024-07-12

申请号：CN201910242203.4

申请日：2019-03-28

Applicant: 三星电子株式会社

Inventor： 李炅奂 ,  姜昌锡 ,  金容锡 ,  林濬熙 ,  金森宏治

IPC: H10B41/20 ,  H10B43/20 ,  H10B43/40 ,  H10B41/40

Abstract: 本发明提供了一种三维半导体存储器件及其制造方法。所述三维半导体存储器件包括：多个电极结构，所述多个电极结构设置在衬底上并在一个方向上彼此平行地延伸，多个电极结构中的每一个电极结构包括在所述衬底上交替堆叠的电极和绝缘层；多个垂直结构，所述多个垂直结构穿透所述多个电极结构；以及电极分隔结构，所述电极分隔结构设置在所述多个电极结构中彼此相邻的两个电极结构之间。每个所述电极包括：与所述电极分隔结构相邻的外部部分；以及与所述多个垂直结构相邻的内部部分，其中所述外部部分的厚度小于所述内部部分的厚度。

公开(公告)号：CN109256390B

公开(公告)日：2024-04-16

申请号：CN201810762317.7

申请日：2018-07-12

Applicant: 三星电子株式会社

Inventor： 李炅奂 ,  金容锡 ,  金泰勋 ,  金柄宅 ,  林浚熙

IPC: H10B41/27 ,  H10B41/30 ,  H10B43/27 ,  H10B43/30

Abstract: 提供了一种垂直存储器件及其制造方法。该垂直存储器件包括堆叠在衬底上的栅电极层、贯穿栅电极层的沟道层、以及第一外延层，第一外延层与沟道层的下部接触并包括具有比沟道层的外径小的直径的区域。

公开(公告)号：CN109037221B

公开(公告)日：2024-02-09

申请号：CN201810319527.9

申请日：2018-04-11

Applicant: 三星电子株式会社

Inventor： 田昌勋 ,  金容锡 ,  林浚熙

IPC: H10B41/40 ,  H10B43/40

Abstract: 一种半导体器件包括：存储单元区域，包括沿着沟道孔布置的存储单元，沟道孔提供在基板上以在垂直于基板的上表面的方向上延伸；以及外围电路区域，设置在存储单元区域的外面并包括低电压晶体管和高电压晶体管。低电压晶体管包括第一晶体管，该第一晶体管包括第一栅电介质层和包含金属的第一栅电极层，高电压晶体管包括第二晶体管，该第二晶体管包括具有比第一栅电介质层的介电常数低的介电常数的第二栅电介质层和包含多晶硅的第二栅电极层。

公开(公告)号：CN117529113A

公开(公告)日：2024-02-06

申请号：CN202310685341.6

申请日：2023-06-09

Applicant: 三星电子株式会社

Inventor： 李气炘 ,  金容锡 ,  金炫哲 ,  河大元

IPC: H10B51/30

Abstract: 一种铁电存储器件，包括：沟道层、沟道层上的栅极绝缘层和栅极绝缘层上的栅电极层。栅极绝缘层包括：铁电感应层和铁电感应层上的铁电堆叠结构，并且该铁电堆叠结构以铁电层和非铁电层的顺序或相反顺序堆叠。

公开(公告)号：CN117177577A

公开(公告)日：2023-12-05

申请号：CN202310403307.5

申请日：2023-04-14

Applicant: 三星电子株式会社

Inventor： 李珉浚 ,  金容锡

IPC: H10B63/00 ,  G11C13/00 ,  G06N3/063 ,  G11C7/18 ,  G11C8/14 ,  H10B63/10

Abstract: 一种电阻型存储器器件，包括：衬底；衬底上的多条行线，在第一方向上延伸，并且在第二方向和第三方向上彼此间隔开，其中，第一方向、第二方向和第三方向彼此相交；衬底上的多条列线，在第二方向上延伸，并且在第一方向上彼此间隔开；行线和列线之间的多条上选择线，在第二方向上延伸；沟道层，在第三方向上延伸，并且连接到多条行线；以及第一杂质区和第二杂质区，在第三方向上彼此间隔开，其中上选择线介于第一杂质区和第二杂质区之间。

公开(公告)号：CN117177569A

公开(公告)日：2023-12-05

申请号：CN202310626945.3

申请日：2023-05-30

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  金根楠 ,  金容锡 ,  金炫哲 ,  李炅奂

IPC: H10B41/20 ,  H10B43/20

Abstract: 一种半导体存储器件包括：堆叠在衬底上的第一沟道图案和第二沟道图案；设置在第一和第二沟道图案之间并沿平行于衬底的顶表面的第一方向延伸的字线；设置在字线的顶表面与第一沟道图案之间以及在字线的底表面与第二沟道图案之间的数据存储图案；在垂直于衬底的顶表面的第二方向上延伸并连接到第一和第二沟道图案的第一端部的位线；以及在第二方向上延伸并连接到第一和第二沟道图案的第二端部的源极线。