公开(公告)号：CN117177577A

公开(公告)日：2023-12-05

申请号：CN202310403307.5

申请日：2023-04-14

Applicant: 三星电子株式会社

Inventor： 李珉浚 ,  金容锡

IPC: H10B63/00 ,  G11C13/00 ,  G06N3/063 ,  G11C7/18 ,  G11C8/14 ,  H10B63/10

Abstract: 一种电阻型存储器器件，包括：衬底；衬底上的多条行线，在第一方向上延伸，并且在第二方向和第三方向上彼此间隔开，其中，第一方向、第二方向和第三方向彼此相交；衬底上的多条列线，在第二方向上延伸，并且在第一方向上彼此间隔开；行线和列线之间的多条上选择线，在第二方向上延伸；沟道层，在第三方向上延伸，并且连接到多条行线；以及第一杂质区和第二杂质区，在第三方向上彼此间隔开，其中上选择线介于第一杂质区和第二杂质区之间。

公开(公告)号：CN117412604A

公开(公告)日：2024-01-16

申请号：CN202310863256.4

申请日：2023-07-13

Applicant: 三星电子株式会社

Inventor： 林秀焕 ,  金容锡 ,  金柱亨 ,  李珉浚

IPC: H10B51/20 ,  H10B51/30 ,  H10B41/30 ,  H10B41/27

Abstract: 本公开提供了用于操作和制造半导体器件的方法、装置和系统。在一些实施例中，一种半导体器件包括：堆叠结构，包括层间绝缘层和栅电极；沟道层，设置在穿透堆叠结构的腔体内部；数据存储层，设置在堆叠结构和沟道层之间；数据存储图案，设置在数据存储层和栅电极之间；以及介电层，设置在数据存储图案和栅电极之间。层间绝缘层和栅电极在第一方向上交替且重复地堆叠。数据存储层的第一材料不同于数据存储图案的第二材料。

公开(公告)号：CN117355141A

公开(公告)日：2024-01-05

申请号：CN202310784731.9

申请日：2023-06-29

Applicant: 三星电子株式会社

Inventor： 李珉浚 ,  禹钟昊 ,  金容锡

IPC: H10B51/20

Abstract: 提供一种非易失性存储器装置和一种非易失性存储器系统。非易失性存储器装置包括：衬底；绝缘层，其位于衬底上；位线隔离层，其位于绝缘层上；共源极线导电层，其位于位线隔离层上；铁电存储器单元，其位于位线隔离层上；位线，其连接至铁电存储器单元的顶部；以及共源极线，其连接至共源极线导电层并且电连接至铁电存储器单元，其中，铁电存储器单元包括铁电层、沟道层、连接至铁电层和沟道层并且在竖直方向上延伸的第一导电填充件、以及连接至铁电层和沟道层并且在竖直方向上延伸的第二导电填充件，第一导电填充件连接至位线，并且第二导电填充件连接至共源极线。

公开(公告)号：CN118412353A

公开(公告)日：2024-07-30

申请号：CN202410018165.5

申请日：2024-01-05

Applicant: 三星电子株式会社

Inventor： 朴星一 ,  李珉浚 ,  朴宰贤

IPC: H01L27/092 ,  H01L29/45 ,  H01L21/8238

Abstract: 公开了一种半导体器件，所述半导体器件包括：位于基板上的第一沟道层和位于第一沟道层上的第二沟道层，第一沟道层和第二沟道层在与基板间隔开的同时在第一方向上延伸，并且包括2D半导体材料；栅极结构，位于基板上，在第二方向上延伸，并且被第一沟道层和第二沟道层穿透；以及源极/漏极接触，位于栅极结构的侧表面上并且连接到第一沟道层和第二沟道层。所述栅极结构包括第一栅极部分、第二栅极部分和第三栅极部分，第一栅极部分位于基板与第一沟道层之间并且具有第一栅极长度，第二栅极部分位于第一沟道层与第二沟道层之间并且具有第二栅极长度，第三栅极部分位于第二沟道层的上表面上并且具有第三栅极长度。

公开(公告)号：CN117651420A

公开(公告)日：2024-03-05

申请号：CN202311085210.0

申请日：2023-08-25

Applicant: 三星电子株式会社

Inventor： 卢英智 ,  禹钟昊 ,  李珉浚

IPC: H10B51/30 ,  H10B51/20

Abstract: 提供了一种半导体器件。该半导体器件包括：衬底；第一层间绝缘层，在衬底上，包括第一互连部；公共源极板，在第一层间绝缘层上；导电层，在公共源极板上沿第一方向延伸；铁电层，在导电层的一个侧壁上；沟道层，在铁电层上；第一导电柱，在沟道层上，穿透公共源极板，并且连接到第一互连部；以及第二导电柱，在沟道层上，在第一方向上与第一导电柱间隔开，并且连接到公共源极板，铁电层和沟道层在公共源极板和第一导电柱之间。

公开(公告)号：CN116896878A

公开(公告)日：2023-10-17

申请号：CN202310340749.X

申请日：2023-03-31

Applicant: 三星电子株式会社

Inventor： 李珉浚 ,  金容锡 ,  金炫哲 ,  柳民泰 ,  李溶珍

IPC: H10B12/00

Abstract: 一种半导体存储器件包括在衬底上排列的多个存储单元。所述多个存储单元中的每个可以包括在衬底上的第一晶体管和在第一晶体管上的第二晶体管。第一晶体管可以包括在第一源极区和第一漏极区之间的第一沟道区、第一栅电极、以及第一栅极绝缘层。第二晶体管可以包括：柱结构，具有依次堆叠在第一栅电极上的第二漏极区、第二沟道区和第二源极区；第二栅电极，在第二沟道区的一侧；以及第二栅极绝缘层，在第二沟道区和第二栅电极之间。第二漏极区和第二源极区可以分别具有第一导电类型杂质区和第二导电类型杂质区。