-
公开(公告)号：CN100380836C
公开(公告)日：2008-04-09
申请号：CN200410054978.2
申请日：2004-07-26
Applicant: 因芬尼昂技术股份公司
IPC: H04B1/707
CPC classification number: H04L7/0029 , H04B1/7115
Abstract: 取样相位选择组件之离散取样控制信号，其影响取样时间，系利用取样时间误差信号之量化间隔定义进行校正。为达此目的，一接收信号系平移经过取样相位选择组件之信号路径上游之一系列时间平移τi。接着，与个别时间平移τI相关联的取样时间误差ei系予决定。接着，适合取样相位选择组件之取样控制信号之量化间隔系经由时间平移τi及取样时间误差ei间之关系决定。
-
公开(公告)号：CN100380769C
公开(公告)日：2008-04-09
申请号：CN01819847.3
申请日：2001-11-27
Applicant: 因芬尼昂技术股份公司
IPC: H02J7/00
CPC classification number: H02J7/0072
Abstract: 一种意欲供应一电器设备电压的可再充电电池单元(BAT)，系藉由依据本发明之充电电路而以一外部充电电压来充电。该充电电路系设计成，可使一充电调整器控制充电程序；以及使一监视单元监视施加至该可再充电电池单元(BAT)之电压，且当发生任何过电压时，使该充电调整器限制该施加至可再充电电池单元(BAT)之电压。
-
公开(公告)号：CN100380638C
公开(公告)日：2008-04-09
申请号：CN03802039.4
申请日：2003-01-07
Applicant: 因芬尼昂技术股份公司
Inventor： H·-G·门斯奇
IPC: H01L23/13 , G06K19/077
CPC classification number: G06K19/07747 , G06K19/07728 , G06K19/07745 , H01L23/49855 , H01L2924/0002 , H01L2924/00
Abstract: 在该芯片模块及该芯片卡的卡片本体间的连接点的区域，该芯片载体(1)被提供有具意欲用做加强(3)及可被图样化的层。此使得在该芯片模块至该卡片本体的连接区域，该机械性质及该卡片载体的表面性质可被选择性地适用于该卡片本体的接触边缘。在该卡片载体的接触边缘的层可特别为施用在面对该卡片本体的该芯片载体侧的金属化。
-
公开(公告)号：CN100380589C
公开(公告)日：2008-04-09
申请号：CN03816784.0
申请日：2003-07-11
Applicant: 因芬尼昂技术股份公司
Inventor： G·坦佩
IPC: H01L21/20 , H01L21/314 , H01L21/762 , H01L29/786 , H01L21/28
CPC classification number: H01L21/0228 , H01L21/02148 , H01L21/02164 , H01L21/0217 , H01L21/02175 , H01L21/02181 , H01L21/022 , H01L21/02269 , H01L21/02271 , H01L21/02381 , H01L21/0245 , H01L21/02488 , H01L21/02502 , H01L21/02532 , H01L21/28167 , H01L21/28194 , H01L21/314 , H01L21/3144 , H01L21/316 , H01L21/7624 , H01L29/1054 , H01L29/51 , H01L29/517 , H01L29/518 , H01L29/66772 , H01L29/6678 , H01L29/7842 , H01L29/78603 , H01L29/78654 , H01L29/78657
Abstract: 本发明涉及一种具应力吸收半导体层(SA)的半导体组件及其制造方法，产生机械应力的一结晶性应力产生层(SG)形成于载体材料(1)上。传送已产生的机械应力至应力吸收半导体层(SA)的绝缘应力传送层(2)形成于该结晶性应力产生层(SG)的表面，绝缘应力传送层为CaF2，而其除了改良电荷载体移动性之外，亦得到经改良的该半导体组件的电性质。
-
公开(公告)号：CN100380526C
公开(公告)日：2008-04-09
申请号：CN01822972.7
申请日：2001-12-06
Applicant: 因芬尼昂技术股份公司
Inventor： F·-J·布鲁克马尔 , C·梅 , W·珀克兰特 , H·塞德拉克
IPC: G11C16/10
CPC classification number: G11C16/105 , G11C16/102
Abstract: 于一种在一目标内存位置储存大量资料之方法中，该资料量首先被储存于一非挥发缓冲存储器位置(10)。随后检查该数据是否成功地被储存于该非挥发缓冲存储器位置(10)。如果检查步骤产生一正结果，将被写入该预定资料量之该目标内存位置(12)被清除。于该目标内存位置(12)之清除步骤之后，资料从非挥发缓冲存储器位置(10)传输至目标内存位置(12)。为结束储存周期，非挥发缓冲存储器位置(10)随后被清除以便可为一新的储存运作所利用。因此达成的效果为从来源内存(20)至目标内存(12)之安全且不复杂之传输。
-
Patent Agency Ranking
公开(公告)号：CN100380234C
公开(公告)日：2008-04-09
申请号：CN02813203.3
申请日：2002-06-17
Applicant: 因芬尼昂技术股份公司
IPC: G03F7/20
CPC classification number: G03F7/70625 , G03F7/70633 , H01L22/34 , H01L2924/3011
Abstract: 一种半导体晶片结构的披覆图样中的测量用结构，其利用CDSEM的一单次操作沿一已知轴决定披覆和临界尺寸特征，该半导体晶片结构包括：a)一中心特征结构提供一临界尺寸点沿着一已知轴；b)多个较小区域位于该邻接中心特征区域沿着该已知轴，其包含多个空间介于多个较小区域的每个区域之间；以及c)多个置换线路邻接多个较小区域，用以取代多个空间。
-
公开(公告)号：CN100379154C
公开(公告)日：2008-04-02
申请号：CN01816764.0
申请日：2001-09-28
Applicant: 因芬尼昂技术股份公司
CPC classification number: H03M1/0626 , H03M1/0836 , H03M1/1215
Abstract: 本发明涉及一种非均匀性取样的限频模拟信号xa(t)的重建方法与装置，该非均匀性取样信号包括N个子序列xk(m)，k＝0，1，...，N-1，N≥2，其是以1/(MT)的取样速率依据xk(m)＝xa(nMT+tk)取样而获得，其中M为整数，而tk＝kMT/N+Δtk，Δtk不为零。本发明包括自该N个子序列xk(m)形成新序列y(n)，以使y(n)至少含有与x(n)＝xa(nt)相同的信息，即，xa(t)在一低于ω0的频率区域中以1/T的取样速率取样，ω0是预定限制频率，这通过下列步骤完成：(i)以因子M上取样该N个子序列xk(m)的每一项，k＝0，1，...，N-1，而M是正整数；(ii)以对应的数字滤波器过滤该上取样的N个子序列xk(m)的每一序列，k＝0，1，...，N-1；及(iii)添加该N个数字滤波子序列以形成y(n)。对应数字滤波器较佳为分段延迟滤波器，且具有一在频带|ωT|≥ω0T中的频率响应Gk＝ake(-jωsT)，k＝0，1，...，N-1，ak是常数，且s等于d+tk，而d为整数。
-
公开(公告)号：CN100378865C
公开(公告)日：2008-04-02
申请号：CN02810119.7
申请日：2002-05-15
Applicant: 因芬尼昂技术股份公司
IPC: G11C11/16
CPC classification number: G11C11/16
Abstract: 本发明系一种可以避免出现老化现象/效应的供储存数据用的磁性储存装置。本发明的磁性储存装置具有一个由沿着第一个方向及与第一个方向垂直相交的第二个方向配置的磁性记忆胞元(5aa至5dd)构成的记忆胞元场、多条沿着第一个方向配置的导线、多条沿着第二个方向配置的导线，其中磁性记忆胞元(5aa至5dd)均位于沿着第一个方向的导线(3)与沿着第二个方向的导线(4)的交会点上、负责为被特别选出的沿着第一个方向配置的导线供电的第一个供电装置(6)、以及负责为被特别选出的沿着第二个方向配置的导线供电的第二个供电装置(7)，其中第二个供电装置(7)会根据要写入的资料调整其供应电流的方向，而第一个供电装置(6)则可以随机切换电流的方向。
-
公开(公告)号：CN100377260C
公开(公告)日：2008-03-26
申请号：CN02810578.8
申请日：2002-05-13
Applicant: 因芬尼昂技术股份公司
Inventor： C·奥尔霍夫
IPC: G11C29/00
CPC classification number: G11C29/12015 , G11C11/401 , G11C29/14
Abstract: 本发明涉及一种动态存储器，它包含一个存储器单元阵列(10)，一个测试控制器(12)，用于测试存储器单元阵列(10)，以及一振荡器(14)用来控制存储器单元阵列(10)之更新。根据本发明，所述存储器包含用于使用振荡器(14)作为测试控制器的一个时钟基础的装置(16)。由此，达成一个慢速时钟基础，它可用于存储器的不同的自身测试。
-
公开(公告)号：CN100375473C
公开(公告)日：2008-03-12
申请号：CN02816462.8
申请日：2002-07-25
Applicant: 因芬尼昂技术股份公司
Abstract: 欲重建传输路径(举例来说，缆线)之传输资料，首先，放大接收器之对应接收信号，然后，利用模拟/数字转换器(6)分离以得到适当数字信号，藉此，放大信号便可以利用相对低取样速率扫描，其中，取样速率可以落在Nyquist范围或小于Nyquist频率。接着，分离信号系利用数字高通滤波器(8)滤波，以及，利用数字缆线近似滤波器(9)等化，藉以补偿由于传输路径传输之信号失真。利用相锁回路(14，18)，再生时脉(CLK)及与其同步之原始传输资料(DATA)便可以经由处理之数字信号回复。
-
-
-
-
-
-
-
-
-
Search Results
2263
records
(took 0.051 seconds)
