一种MOS辅助触发的低过冲DTSCR静电防护器件

    公开(公告)号:CN119050111A

    公开(公告)日:2024-11-29

    申请号:CN202411175555.X

    申请日:2024-08-26

    Abstract: 本发明公开了一种MOS辅助触发的低过冲DTSCR静电防护器件,包括:P衬底和在P衬底上依次设置的第一P阱、第一N阱、第二P阱、第二N阱和第三N阱;第一P阱与第一N阱相邻,第一N阱与第二P阱相邻,第二P阱和第二N阱间隔第六隔离沟槽,第二N阱和第三N阱间隔第八隔离沟槽;第一P阱和第一N阱设有NPN型和PNP型BJT,第二P阱设有NMOS,第二N阱设有二极管D1,第三N阱设有二极管D2;PNP型和NPN型BJT以及二极管D1和D2构成DTSCR;NMOS对其电流泄放路径进行分流,并将电流注入NPN型BJT的基极以加速其发射结导通。本发明能够有效提高DTSCR的导通速度和降低DTSCR的过冲电压。

    一种NBTI效应退化阶段的仿真方法
    72.
    发明公开

    公开(公告)号:CN117973040A

    公开(公告)日:2024-05-03

    申请号:CN202410146647.9

    申请日:2024-02-01

    Abstract: 本发明涉及一种NBTI效应退化阶段的仿真方法,包括:利用仿真软件对器件进行建模;对所建立的模型进行校准,使二维器件结构模型的转移特性曲线与器件的转移特性曲线相吻合;校准后,在仿真软件中添加物理模型,并在物理模型中设置陷阱,得到陷阱退化模型;设置陷阱退化模型的退化参数,进行NBTI效应的退化阶段瞬态仿真;加载瞬态仿真结果,基于准静态扫描得到器件的转移特性曲线;提取不同NBTI应力时间下的器件的转移特性曲线中的阈值电压,绘制得到器件的阈值电压曲线。本发明利用仿真软件中的物理模型实现仿真,该模型具有物理理论支撑,能够反应微观粒子的实际物理行为;数据无需导出再处理,提高了数据处理的准确性与效率。

    一种高斯轻掺杂源无结型隧穿场效应晶体管及其单粒子辐照效应仿真优化方法

    公开(公告)号:CN116613208A

    公开(公告)日:2023-08-18

    申请号:CN202310404507.2

    申请日:2023-04-14

    Abstract: 本发明公开了一种高斯轻掺杂源无结型隧穿场效应晶体管,包括:源区、pocket区、沟道区、漏区、极化栅、控制栅、源极、漏极、第一介质层、第二介质层和第三介质层;源区与源极连接和pocket区连接,且采用高斯轻掺杂的InAs材料;pocket区与沟道区连接,且为InAs/GaAsSb异质结结构;沟道区与漏区连接;漏区与漏极连接;第一介质层位于源区的两侧上;极化栅位于第一介质层上;第二介质层位于沟道区的一部分的两侧上;第三介质层位于沟道区的另一部分的两侧上;控制栅,包括隧穿栅和辅助栅。本发明还公开了一种高斯轻掺杂源无结型隧穿场效应晶体管的单粒子辐照效应仿真优化方法,能够提供较为全面的仿真数据,器件优化效果更佳。

    一种D触发器和应用于抗辐射锁相环的鉴频鉴相器加固结构

    公开(公告)号:CN116388752A

    公开(公告)日:2023-07-04

    申请号:CN202310217199.2

    申请日:2023-03-07

    Abstract: 本发明涉及一种D触发器和应用于抗辐射锁相环的鉴频鉴相器加固结构,该D触发器包括相互连接的时钟信号滤波电路、输入信号滤波电路、复位信号滤波电路和双锁存电路;该鉴频鉴相器加固结构包括D触发器和基于差分级联电压开关逻辑的基本门电路,当D触发器的三个输入端受到粒子轰击时,利用滤波结构阻塞小于额定宽度的脉冲在电路中传播,使得SET脉冲不能传输至锁存电路;当D触发器内部存储节点受到粒子轰击而造成电平翻转时,利用内部相互耦合的存储节点相互钳制保持各节点电压稳定,将电压翻转的节点钳位回正常电压。本发明可以有效缓解锁相环中鉴频鉴相器所受的辐照影响,且抗单粒子轰击能力较强,同时对锁相环的正常工作状态影响小。

    一种基于IBIS模型评估DAC抗扰性能的测试方法

    公开(公告)号:CN113794474B

    公开(公告)日:2023-06-06

    申请号:CN202110939571.1

    申请日:2021-08-16

    Inventor: 刘红侠 郭丹

    Abstract: 本发明提供的一种基于IBIS模型评估DAC抗扰性能的测试方法,通过获取数模转换DAC芯片IBIS电路模型;基于DAC芯片IBIS电路模型,建立在两种工作模式下测试DAC芯片的测试电路;当在两种工作模式下的测试电路分别测试DAC芯片时,获得加EFT信号干扰的测试结果和不加EFT信号干扰的测试结果;将加EFT信号干扰的测试结果与不加EFT信号干扰的测试结果进行对比,获得DAC芯片的抗干扰性能。因此本发明可以有效地对型号为AD5761R/AD5721R的DAC芯片抗EFT能力进行测试,有利于快速找到满足防护需求的芯片,进而减少设计成本和开发周期。

    基于22nm工艺的抗辐照FDSOI场效应管及其制备方法

    公开(公告)号:CN113644115B

    公开(公告)日:2023-03-21

    申请号:CN202110907056.5

    申请日:2021-08-09

    Abstract: 本发明公开了一种基于22nm工艺的抗辐照FDSOI场效应管及其制备方法,主要解决现有FDSOI场效应管抗辐照性能较差的问题,其结构有两个特征,一是在现有FDSOI场效应管的埋氧层(3)与单晶硅层(4)之间增设有氮化硅牺牲层(18),以在辐照情况下在该牺牲层中产生负电荷抵消埋氧层中的正电荷,进而达到抑制阈值电压漂移的作用;二是对栅极(17)采用由两条水平金属栅与一条条形栅极构成的Z字型金属栅结构,以在辐照情况下将沟道和隔离槽隔离开,削弱辐照在槽隔离中产生的正电荷对泄露电流以及阈值电压的影响。本发明有效提高了FDSOI场效应管的抗辐照性能,可用于制作集成电路。

    一种总剂量作用下栅隧穿电流仿真方法

    公开(公告)号:CN115081180A

    公开(公告)日:2022-09-20

    申请号:CN202210492066.1

    申请日:2022-05-05

    Inventor: 刘红侠 卢勇 杨昆

    Abstract: 本发明公开了一种总剂量作用下栅隧穿电流仿真方法,包括以下步骤:步骤10,对SOI NMOS器件进行三维器件结构建模;步骤20,将SOI NMOS三维器件结构模型的栅介质材料参数文件进行修改,以激活Radiation模型,并设置模型的辐照偏置状态;步骤30,设置辐照剂量率和多个不同的辐照时间,对SOI NMOS三维器件结构模型进行辐照总剂量仿真,提取不同辐照剂量下对应的阈值电压Vth;步骤40,将阈值电压Vth输入栅隧穿电流经验公式中进行模拟仿真,得到总剂量效应下栅隧穿电流特性。本发明通过在不同偏置状态及不同辐照剂量随时间的变化,获得器件阈值电压,再将变化后的阈值电压代入栅隧穿电流的经验公式中进行模拟仿真,从而能够准确获得不同辐照总剂量下栅隧穿电流。

    一种中红外电压可调节滤波器及其制备方法、滤波方法

    公开(公告)号:CN111443504B

    公开(公告)日:2022-02-18

    申请号:CN202010176198.4

    申请日:2020-03-13

    Abstract: 本发明涉及一种中红外电压可调节滤波器及其制备方法、滤波方法,该中红外电压可调节滤波器包括衬底层;夹层结构层,位于所述衬底层上,其中,所述夹层结构层自下而上依次包括第一石墨烯层、六方氮化硼层和第二石墨烯层,所述第一石墨烯层的一端具有第一延伸部,所述第一延伸部表面镀有第一金属膜,所述第二石墨烯层的一端具有第二延伸部,所述第二延伸部的表面镀有第二金属膜;包层,位于所述夹层结构层上。该中红外电压可调节滤波器可以在中红外波段进行滤波,滤除空间中的噪声信号等干扰信号,允许中红外波段中的一部分波通过,避免了干扰信号对信息传递产生不利影响。

    基于22nm工艺的抗辐照FDSOI场效应管及其制备方法

    公开(公告)号:CN113644115A

    公开(公告)日:2021-11-12

    申请号:CN202110907056.5

    申请日:2021-08-09

    Abstract: 本发明公开了一种基于22nm工艺的抗辐照FDSOI场效应管及其制备方法,主要解决现有FDSOI场效应管抗辐照性能较差的问题,其结构有两个特征,一是在现有FDSOI场效应管的埋氧层(3)与单晶硅层(4)之间增设有氮化硅牺牲层(18),以在辐照情况下在该牺牲层中产生负电荷抵消埋氧层中的正电荷,进而达到抑制阈值电压漂移的作用;二是对栅极(17)采用由两条水平金属栅与一条条形栅极构成的Z字型金属栅结构,以在辐照情况下将沟道和隔离槽隔离开,削弱辐照在槽隔离中产生的正电荷对泄露电流以及阈值电压的影响。本发明有效提高了FDSOI场效应管的抗辐照性能,可用于制作集成电路。

Patent Agency Ranking