-
公开(公告)号：CN119997506A
公开(公告)日：2025-05-13
申请号：CN202510139189.0
申请日：2025-02-08
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC: H10B12/00
Abstract: 本发明提供一种三维堆叠动态随机存取存储器及其制备方法，该存储器包括：衬底以及位于衬底上方的第一晶体管和第二晶体管，第一晶体管和第二晶体管之间通过多层金属互连结构电连接，且多层金属互连结构的宽度自上而下呈逐层递减趋势。本发明采用宽度逐层递减的多层金属互连结构可以在有限的芯片面积内实现更高的布线密度，有助于在更小的空间内实现更复杂的电路功能，提高芯片的集成度和可靠性，同时降低功耗和提高性能；而且采用宽度自上而下呈逐层递减的多层金属互连结构可以有效地减少信号在传输过程中的衰减，有助于保持信号在整个互连结构中的一致性；此外，还可以有效地减少信号传输过程中的延迟和干扰，有助于提高电路的整体性能和稳定性。
-
公开(公告)号：CN119947089A
公开(公告)日：2025-05-06
申请号：CN202411972357.6
申请日：2024-12-30
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
Abstract: 本公开提供了一种存储单元、存储器和电子设备，存储单元包括：衬底、晶体管单元和电容器；晶体管单元包括第一源漏极、第二源漏极、沟道层、栅极介质层、栅极以及层间绝缘层；电容器包括：包括第一极板、第二极板以及位于第一极板和第二极板之间的电介质层。本公开采用沟道环绕栅极的CAA架构的晶体管，利用垂直方向的空间设置源漏极，减少晶体管在水平方向上的占用；同时利用纵向空间进行电容设置，即有利于提升晶体管和电容之间的电连接效果，也有利于缩小电容在水平方向上面积的占用，结合极板的延伸部设置，增加了极板之间的接触面积来提升电容的容值，充分利用垂直空间完成晶体管和电容部署，以提升存储单元布置密度，完成芯片小型化设计。
-
公开(公告)号：CN114427084B
公开(公告)日：2025-01-21
申请号：CN202011185028.9
申请日：2020-10-29
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: C23C16/44 , C23C16/505
Abstract: 本发明提供了一种等离子体增强化学气相沉积设备及其操作方法，该设备包括反应腔室、保持晶圆在其上的载台；还设置有第一气管、第一阀门；还设置位于晶圆上方的喷头、将反应气体激发为等离子体的等离子体发生器；还设置有给等离子体发生器供电的电源、电源开关。还包括设置在反应腔室上的排气口、向反应腔室内通净化气体以将晶圆与喷头之间的等离子体从排气口排出的第二气管，第二气管上设置有第二阀门。在关闭第一阀门且打开电源开关的情况下，打开第二阀门，向晶圆与喷头之间通入净化气体，将未沉积在晶圆表面形成膜结构的等离子体排出反应腔室。防止在电源开关关闭后，悬浮在喷头与晶圆之间的等离子体落到晶圆表面，污染晶圆表面的膜结构。
-
公开(公告)号：CN112582256B
公开(公告)日：2024-08-06
申请号：CN202011321703.6
申请日：2020-11-23
Applicant: 中国科学院微电子研究所
IPC: H01L21/02
Abstract: 本发明公开了一种用于半导体量子计算的应变纯化硅衬底及其形成方法，属于半导体技术领域，用以解决现有技术中外延纯化硅受衬底自然硅同位素成分的影响较大、纯化硅层电子迁移率较小的问题。应变纯化硅衬底包括自然硅衬底、绝缘层和应变纯化硅层，应变纯化硅层中引入张应力。形成方法为在基础衬底上外延形成多层硅锗缓冲层，多层硅锗缓冲层中的锗掺杂浓度逐渐增加，在硅锗缓冲层上形成应变纯化硅层，得到施主衬底；提供自然硅衬底；在施主衬底和/或自然硅衬底上形成绝缘层；将施主衬底与自然硅衬底键合，去除硅锗缓冲层和基础衬底，得到应变纯化硅衬底。该应变纯化硅衬底和形成方法可用于半导体量子计算。
-
公开(公告)号：CN112018041B
公开(公告)日：2024-08-06
申请号：CN202010702697.2
申请日：2020-07-21
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H10B12/00
Abstract: 本申请涉及半导体技术领域，具体涉及一种电容器及其制备方法，包括：提供一半导体衬底；于所述半导体衬底上形成上电极；使用含氮气体对所述上电极的外表面进行处理，以在所述上电极的外表面形成第一钝化层；在第一钝化层的外表面形成上电极连接层。通过在上电极与上电极连接层之间的界面、上电极连接层与金属导线层之间的界面进行界面处理，即依次在上电极进行处理、第一处理工艺以及第二处理工艺，以及在上电极连接层进行钝化处理，使得上电极与上电极连接层之间界面、上电极连接层与金属导线层之间界面的不完全反应物被去除，大大降低了电容器的漏电。
-
Patent Agency Ranking
公开(公告)号：CN118335591A
公开(公告)日：2024-07-12
申请号：CN202410366132.X
申请日：2024-03-28
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC: H01L21/02
Abstract: 本发明涉及半导体制造技术领域，尤其是涉及一种晶圆再生方法，包括以下步骤：将待处理晶圆依次置于王水溶液、氢氟酸与H2O2的混合溶液中，去除晶圆表面的金属膜层；对去除金属膜层的晶圆进行退火处理，并冷却至室温；采用化学机械抛光法，去除晶圆表面的氧化膜层；清洗抛光处理后的晶圆，得到再生晶圆。该方法不仅可以有效去除晶圆表面的金属膜层和氧化膜层，而且工艺流程简单，处理时间短，成本较低，且对晶圆本身的损伤小，能够获得高品质的再生晶圆。
-
公开(公告)号：CN118317600A
公开(公告)日：2024-07-09
申请号：CN202410366127.9
申请日：2024-03-28
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC: H10B12/00
Abstract: 本发明涉及半导体加工技术领域，尤其是涉及一种半导体器件及半导体器件的制作方法。该半导体器件包括：衬底、若干个位线结构、隔离结构、接触结构和金属结构；若干个所述位线结构间隔分布在所述衬底上；相邻位线结构的侧壁之间对称设置有两个隔离结构，两个隔离结构之间设置有接触结构；每个所述隔离结构包括：依次设置的第一隔离层、第一牺牲层、第二隔离层、第二牺牲层和第三隔离层；所述金属结构位于位线结构、隔离结构和接触结构的上表面。本发明的方法制备的半导体器件，能够显著的提高半导体器件的性能。
-
公开(公告)号：CN118315305A
公开(公告)日：2024-07-09
申请号：CN202410366136.8
申请日：2024-03-28
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC: H01L21/67
Abstract: 本发明涉及芯片制造技术领域，尤其是涉及一种晶圆清洗方法及晶圆清洗装置。该晶圆清洗方法包括：将晶圆放置在密闭清洗腔的承载台上；向晶圆喷射清洗液和/或气体，且监测清洗腔的气压；根据监测到的气压对清洗腔的气压进行调整，使清洗腔气压处于预设气压区间内。晶圆清洗过程中，通过对清洗腔内的气压进行监测，并根据监测到的气压值对清洗腔内的气压进行调整，使清洗腔内气压处于预设状态下，避免了因清洗液和/或气体的注入导致的清洗腔内气压的变化，可以防止因气压变化导致晶圆出现翘曲问题。
-
公开(公告)号：CN118315286A
公开(公告)日：2024-07-09
申请号：CN202410366130.0
申请日：2024-03-28
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
Abstract: 本发明涉及半导体加工技术领域，尤其是涉及一种半导体晶片表面钝化工艺，包括如下步骤：S1、将半导体晶片进行清洗，再通过半导体甩干机甩干；S2、在半导体晶片上生长二氧化硅氧化膜层；S3、在二氧化硅氧化膜层上生长多晶硅层；S4、在多晶硅层上涂覆聚酰亚胺层；S5、在聚酰亚胺层上覆盖玻璃钝化层。本发明通过在半导体晶片上生长二氧化硅氧化膜层、多晶硅层、聚酰亚胺层和玻璃钝化层的多层介质复合结构，使半导体晶片表面具备良好的绝缘性、抗蚀性、热稳定性、抗辐射性能、抗冲击性和抗高湿性能，使半导体器件具备极低的漏电流性能，明显提高半导体器件的稳定性和可靠性。
-
公开(公告)号：CN111900206B
公开(公告)日：2024-05-17
申请号：CN202010604970.8
申请日：2020-06-29
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L29/78 , H01L29/417 , H01L29/06 , H01L21/336
Abstract: 本申请公开了一种不对称型源漏场效应晶体管及其制造方法，包括：位于半导体衬底上的栅极，所述栅极的底部呈阶梯形状；分别位于所述栅极两侧半导体衬底中的漏极与源极，所述漏极相对所述栅极顶部的高度与所述源极相对所述栅极顶部的高度不相同。本申请通过将栅极做成阶梯状，使得后续使用一个源漏掩模板即可形成不对称的源极和漏极结构，从而不仅改善了晶体管的性能问题，而且也节省了掩模板的制作工艺。
-
-
-
-
-
-
-
-
-
Search Results
366
records
(took 0.038 seconds)
