公开(公告)号：CN102903621A

公开(公告)日：2013-01-30

申请号：CN201110215069.2

申请日：2011-07-29

Applicant: 中国科学院微电子研究所

Inventor： 殷华湘 ,  徐秋霞 ,  孟令款 ,  陈大鹏

IPC: H01L21/28 ,  H01L21/336

CPC classification number: H01L21/31053 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/31055 ,  H01L21/31116 ,  H01L21/823807 ,  H01L29/66545

Abstract: 一种半导体器件的制造方法，包括提供半导体衬底，在半导体衬底上形成有栅导体层和位于栅导体层两侧的源极区和漏极区。在半导体衬底上形成蚀刻停止层。在蚀刻停止层上形成LTO层。化学机械平坦化所述LTO层。在平坦化的LTO层上形成SOG层，所述蚀刻停止层、LTO层和SOG层构成前金属绝缘层。回刻蚀前金属绝缘层的SOG层和蚀刻停止层，从而露出栅导体层。除去栅导体层。

公开(公告)号：CN102693931A

公开(公告)日：2012-09-26

申请号：CN201110070705.7

申请日：2011-03-23

Applicant: 中国科学院微电子研究所

Inventor： 孟令款

IPC: H01L21/762

CPC classification number: H01L21/02274 ,  C23C16/045 ,  C23C16/402 ,  C23C16/56 ,  H01L21/02164 ,  H01L21/31116 ,  H01L21/76224

Abstract: 本发明公开了一种薄膜填充方法，首先在反应腔室中通入含有含硅基气体、含氧气体、惰性气体及流动性气体的反应气体；通过HDP CVD工艺在沟槽或间隙中形成第一沉积薄膜；停止通入含硅基气体及含氧气体，继续通入刻蚀性气体和流动性气体，对第一沉积薄膜表面进行溅射；停止通入刻蚀性气体，继续通入含硅基气体及含氧气体，在经过溅射的第一沉积薄膜表面进行薄膜沉积，形成第二沉积薄膜；停止通入含硅基气体及含氧气体，继续通入刻蚀性气体和流动性气体，对第二沉积薄膜表面进行溅射；重复后两步，停止通入刻蚀性气体，继续通入含硅基气体及含氧气体，在经过溅射的第二沉积薄膜表面进行薄膜沉积，形成完全填充沟槽或间隙的第三沉积薄膜。

公开(公告)号：CN102543839A

公开(公告)日：2012-07-04

申请号：CN201010601744.0

申请日：2010-12-22

Applicant: 中国科学院微电子研究所

Inventor： 殷华湘 ,  徐秋霞 ,  孟令款 ,  杨涛 ,  陈大鹏

IPC: H01L21/768 ,  H01L21/762 ,  H01L21/76

CPC classification number: H01L21/76819 ,  H01L21/31055 ,  H01L21/31116

Abstract: 本申请公开了一种层间电介质层的平面化方法，包括：在晶片上方提供包括至少一个牺牲层和位于所述至少一个牺牲层下方的绝缘层的多层结构；对多层结构进行第一次反应离子刻蚀，其中控制反应室气压，使得对所述至少一个牺牲层位于晶片中央位置的部分的刻蚀速率大于位于晶片边缘位置的部分的刻蚀速率，以获得凹形刻蚀剖面；对多层结构进行第二次反应离子刻蚀，完全去除牺牲层以及去除绝缘层的一部分，以获得具有平整表面的绝缘层作为层间电介质层。该平面化方法可以用于代替化学机械平面化而提供具有平整表面的层间电介质层，并且获得了更大的可用晶片面积。

公开(公告)号：CN102543838A

公开(公告)日：2012-07-04

申请号：CN201010601699.9

申请日：2010-12-22

Applicant: 中国科学院微电子研究所

Inventor： 殷华湘 ,  徐秋霞 ,  许高博 ,  孟令款 ,  杨涛 ,  陈大鹏

IPC: H01L21/768 ,  H01L21/762 ,  H01L21/28 ,  H01L21/311

CPC classification number: H01L21/823842 ,  H01L21/31055 ,  H01L21/31116 ,  H01L21/76819 ,  H01L29/66545 ,  H01L29/78

Abstract: 本申请公开了一种半导体器件的制造方法，包括：在半导体衬底上形成第一栅叠层，第一栅叠层包括第一栅导体和位于第一栅导体和半导体衬底之间的第一栅电介质；在半导体衬底中形成源/漏区；在半导体衬底和第一栅叠层上形成包括至少一个牺牲层和位于所述至少一个牺牲层下方的绝缘层的多层结构；对多层结构进行第一次反应离子刻蚀，使得对所述至少一个牺牲层位于晶片中央位置的部分的刻蚀速率大于位于晶片边缘位置的部分的刻蚀速率，以获得凹形刻蚀剖面；对多层结构进行第二次反应离子刻蚀，以获得具有平整表面的绝缘层作为层间电介质层；相对于绝缘层选择性刻蚀第一栅叠层，其中去除第一栅导体而在绝缘层中形成开口；在开口内形成第二栅导体。