-
公开(公告)号：CN101901780A
公开(公告)日：2010-12-01
申请号：CN201010211457.9
申请日：2010-06-25
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 一种绝缘体上锗硅材料的制备方法，包括如下步骤：提供含有空洞层的衬底；在衬底表面外延生长锗硅层；将改性离子注入在空洞层的位置；退火形成绝缘埋层；在锗硅层表面生长应变硅层。本发明进一步提供了一种绝缘体上应变硅材料的制备方法，包括如下步骤：提供含有空洞层的衬底；在衬底表面外延生长锗硅层；将改性离子注入在空洞层的位置；退火形成绝缘埋层；在锗硅层表面生长应变硅层。本发明的优点在于，采用了含有空洞层的初始衬底作为外延锗硅的支撑衬底，在随后的注氧制备SiGeOI和应变硅材料的过程中，该空洞层能够有效地促进注入的改性离子的聚集形成绝缘层，从而得到高质量的SiGeOI和应变硅材料并降低生产成本。
-
公开(公告)号：CN101771051A
公开(公告)日：2010-07-07
申请号：CN200910200964.X
申请日：2009-12-25
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L29/7841 , G11C11/404 , G11C2211/4016 , H01L27/10802
Abstract: 本发明公开了一种浮体动态随机存储器的单元结构及其制作工艺。其结构包括位于埋层氧化层上的N型半导体区、位于N型半导体区上的P型半导体区以及位于P型半导体区上的栅极区，P型半导体区、N型半导体区四周设有电隔离区。利用隔离的浮体栅二极管作存储节点，通过带与带间的隧道穿透，空穴在浮体积聚定义为第一种存储状态；通过PN结正向偏置，空穴从浮体发射出去或者电子注入到浮体，定义为第二种存储状态；这两种状态造成浮体栅二极管(P+/N+)正向开启电压的差异，通过电流的大小可以感知。本发明是一种高效低功耗高密度栅二极管(P+/N+)浮体存储器单元，具备制作工艺简单、集成密度高、成本低廉及可靠性高等优点。
-
公开(公告)号：CN101771028A
公开(公告)日：2010-07-07
申请号：CN200910200961.6
申请日：2009-12-25
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L25/075 , H01L21/50 , H01L33/48 , H01L33/58
Abstract: 本发明揭示了一种白光LED芯片，包括构成顺次构成层叠结构的第一类型LED芯片、第二类型LED芯片、及第三类型LED芯片；所述第一类型LED芯片、所述第二类型LED芯片、及所述第三类型LED芯片均包括间隔排列的基本发光单元与环氧树脂透镜。本发明还提供一种LED芯片的制造方法，包括分别制作包括间隔排列的基本发光单元与环氧树脂透镜的第一类型LED芯片、所述第二类型LED芯片、及所述第三类型LED芯片，并将上述三者键合以构成层叠结构的步骤。本发明的有益效果在于：节约芯片面积，发光效率高。
-
公开(公告)号：CN101740463A
公开(公告)日：2010-06-16
申请号：CN200910200127.7
申请日：2009-12-08
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/762
Abstract: 本发明涉及一种通过氧离子注入退火制备绝缘体上应变硅材料的方法。该方法首先在硅衬底上外延SiGe合金层；然后在SiGe合金层上外延一Si层；以1017cm-2量级的剂量进行第一次氧离子注入，然后以1015cm-2量级的剂量进行第二次氧离子注入，使得注入的氧离子集中在硅衬底的上部，于硅衬底与SiGe合金层的交界处形成氧离子聚集区；将完成了氧离子注入的材料在含氧的气氛下高温退火，氧离子聚集区形成SiO2，最上层的Si层也氧化为SiO2；通过腐蚀去除材料表面的SiO2，直到露出SiGe层；在SiGe表面外延Si层，由于外延的Si层会有应变，最终形成sSi/SiGe/SiO2/Si结构的绝缘体上应变硅材料。
-
公开(公告)号：CN101719501A
公开(公告)日：2010-06-02
申请号：CN200910199724.2
申请日：2009-12-01
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L29/78 , H01L29/04 , H01L29/10 , H01L29/423
CPC classification number: H01L27/1211 , H01L21/823807 , H01L21/823821 , H01L21/845 , H01L27/1203 , H01L29/42392 , H01L29/78696
Abstract: 本发明公开了一种混合晶向反型模式全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区域，其特征在于：所述的第一沟道及第二沟道的横截面均为腰形(跑道形)，且所述第一沟道采用n型(110)Si材料，所述第二沟道采用p型(100)Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构简单、紧凑，集成度高，在反型工作模式下，采用不同晶向材料的沟道、跑道形全包围栅结构、高介电常数栅介质和金属栅，具备高载流子迁移率，可避免多晶硅栅耗尽及短沟道效应等。
-
Patent Agency Ranking
公开(公告)号：CN101719498A
公开(公告)日：2010-06-02
申请号：CN200910199720.4
申请日：2009-12-01
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L29/16 , H01L29/06 , H01L29/10 , H01L29/423
CPC classification number: H01L27/1211 , H01L21/823807 , H01L21/823821 , H01L21/845 , H01L29/42392
Abstract: 本发明公开了一种混合材料反型模式圆柱体全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区，其特征在于：所述的第一沟道及第二沟道均为圆柱体，且具有不同的半导体材料，所述的第一沟道为n型的Ge材料，所述的第二沟道为p型的Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构简单、紧凑，集成度高，在反型工作模式下，采用圆柱体全包围栅结构，高介电常数栅介质和金属栅，可避免多晶硅栅耗尽及短沟道效应等。
-
公开(公告)号：CN101710576A
公开(公告)日：2010-05-19
申请号：CN200910200126.2
申请日：2009-12-08
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/762
Abstract: 本发明涉及一种通过氧离子注入退火制备绝缘体上锗材料的方法。该方法首先在硅衬底上外延SiGe合金层；然后在SiGe合金层上外延Si薄层；通过两次不同剂量的氧离子注入，使注入的氧离子集中在硅衬底的上部，于硅衬底与SiGe合金层交界处形成氧离子聚集区；先后在不同含氧气氛中进行第一、第二次退火，使氧离子聚集区氧化形成SiO2，顶层Si薄层也氧化为SiO2，再在纯氧气气氛中退火，进一步提高SiGe层中锗的含量，然后在纯氮气气氛中退火，使SiGe层中Ge的分布更均匀，最后用纯氧气和纯氮气交替进行退火，最终SiGe合金中的Si完全被氧化为SiO2，将顶层的SiO2腐蚀掉，就形成了绝缘体上锗材料。
-
公开(公告)号：CN101707188A
公开(公告)日：2010-05-12
申请号：CN200910199624.X
申请日：2009-11-27
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/306 , H01L21/311
Abstract: 一种采用腐蚀工艺形成带有绝缘埋层的衬底的方法，包括如下步骤：提供一支撑衬底以及一键合衬底，所述支撑衬底表面具有绝缘层，所述键合衬底表面具有自停止层，所述自停止层表面具有薄膜半导体层；以薄膜半导体层和绝缘层的暴露表面为键合面将支撑衬底与键合衬底键合；采用旋转腐蚀工艺和选择腐蚀键合衬底的第一腐蚀液，将键合衬底腐蚀除去；采用旋转腐蚀工艺和选择腐蚀自停止层的第二腐蚀液，将自停止层腐蚀除去。本发明的优点在于，采用旋转腐蚀工艺腐蚀支撑衬底和自停止层，可以避免腐蚀液浸入到自停止层和薄膜半导体层而对薄膜半导体层和绝缘层进行腐蚀，因此能够保证最终产品结构的完整性。
-
公开(公告)号：CN101655576A
公开(公告)日：2010-02-24
申请号：CN200910054731.3
申请日：2009-07-14
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
Abstract: 本发明提供制备SOI基三维楔形耦合器集成衬底结构的方法，其特征在于采用硅微机械加工技术实现，所涉及的初始加工材料为SOI材料，利用硅材料不同晶面的选择性腐蚀特性，采用各向异性腐蚀、键合、光刻、干法刻蚀等微电子相关工艺得到在水平和垂直方向分别做线性变化的SOI基三维楔形耦合器集成衬底结构，且与该耦合器输出波导连接的微纳尺寸器件区域具有良好的表面质量，在有效提高通用光纤与小尺寸平面波导等光子学器件耦合效率的同时，也提供了良好的维纳尺寸光子学器件制备集成衬底结构，是制备高质量、高敏感度小尺寸光子学器件的保证，具有很强的实用性。
-
公开(公告)号：CN101604705A
公开(公告)日：2009-12-16
申请号：CN200910053502.X
申请日：2009-06-19
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L21/336
Abstract: 一种四周环绕栅极鳍栅晶体管器件，包括：衬底；于衬底表面依次设置的绝缘层与半导体层，所述绝缘层靠近半导体层的表面具有一凹陷，所述半导体层包括位于凹陷处上方的悬空部分；栅介质层，所述栅介质层环绕半导体层位于凹槽上方的悬空部分；控制栅，所述控制栅设置于绝缘层表面，且所述控制栅包括环绕所述栅介质层的部分；以及源极和漏极区域。本发明的优点在于，能够提高栅极对导电沟道的控制能力，提高晶体管的电学性能，并且具有高集成度、低成本等的优点。
-
-
-
-
-
-
-
-
-
Search Results
476
records
(took 0.098 seconds)
