公开(公告)号：CN110277445A

公开(公告)日：2019-09-24

申请号：CN201810217899.0

申请日：2018-03-16

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 沈玲燕 ,  程新红 ,  郑理 ,  张栋梁 ,  王谦 ,  顾子悦 ,  俞跃辉

IPC: H01L29/778 ,  H01L29/06 ,  H01L21/335

Abstract: 本发明提供一种基于AlGaN/p-GaN沟道的增强型纵向功率器件及制作方法，该器件包括层叠的GaN衬底、GaN漂移区、GaN阱区以及GaN外延层，所述GaN衬底、GaN漂移区、GaN阱区及GaN外延层的晶向为a轴竖直向上；栅沟槽，穿过n型导电的GaN外延层及p型导电的GaN阱区，并延伸至n型导电的GaN漂移区内；AlGaN层，形成于栅沟槽的底部及侧壁，AlGaN层与p型导电的GaN阱区形成AlGaN/p-GaN异质结沟道；栅介质层；栅极金属层；接触槽，接触槽中填充有金属接触层，金属接触层与GaN阱区形成欧姆接触；上电极以及下电极。本发明可有效提高沟道电子迁移率，减小器件导通电阻，同时提高阈值电压实现增强型的器件结构。

公开(公告)号：CN106158933B

公开(公告)日：2018-12-04

申请号：CN201510167697.6

申请日：2015-04-09

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 程新红 ,  夏超 ,  王中健 ,  徐大伟 ,  曹铎 ,  郑理 ,  沈玲燕 ,  王谦 ,  俞跃辉

IPC: H01L29/49 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明提供一种SiC‑LDMOS功率器件及其制备方法，包括：P‑型衬底；P型外延层；N型外延层；第一沟槽，形成于所述N型外延层之中；绝缘层，填充于所述第一沟槽之内；多个N型多晶硅层，自下而上间隔分布于所述绝缘层中；所述第一沟槽的一侧形成有P‑型阱，所述P‑型阱中形成有N+型源区及与所述N+型源区相连的P+型层，所述N+型源区表面形成有源极金属，所述N+型源区与所述第一沟槽之间的表面形成有绝缘栅以及栅金属层；所述第一沟槽的另一侧形成有N+型漏区，所述N+型漏区表面形成有漏极金属。本发明可以提高器件耐压，在器件导通时，可以极大的提高漂移区电流，降低器件的导通电阻，提高器件的功率因子。

公开(公告)号：CN108023486A

公开(公告)日：2018-05-11

申请号：CN201810040795.7

申请日：2018-01-16

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 吴灯鹏 ,  程新红

IPC: H02M3/335

Abstract: 本发明提供一种LLC谐振半桥转换器，包括控制模块，用于向半桥驱动模块提供控制信号，并根据反馈信号调节控制信号；与控制模块连接的半桥驱动模块，用于对控制信号进行处理，以产生驱动信号，并通过驱动信号控制半桥驱动模块中高端开关管及低端开关管的开启与关闭，以将直流输入电压转换为方波电压，并根据方波电压调节半桥驱动模块的谐振频率，从而调节其输出的原始电压；与半桥驱动模块连接的同步整流滤波模块，用于对原始电压进行整流、滤波以产生输出电压；与同步整流滤波模块及控制模块连接的反馈模块，用于对输出电压进行取样，将取样电压与预设的基准电压进行比较，以产生一误差电压，并根据误差电压向控制模块输出一反馈信号。

公开(公告)号：CN107527803A

公开(公告)日：2017-12-29

申请号：CN201710737098.2

申请日：2017-08-24

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 程新红 ,  王谦 ,  郑理 ,  沈玲燕 ,  张栋梁 ,  顾子悦 ,  钱茹 ,  俞跃辉

IPC: H01L21/28 ,  H01L21/285

Abstract: 本发明提供一种SiC器件栅介质层及SiC器件结构的制备方法，栅介质层的制备方法包括：提供一SiC基材，并将SiC基材置于ALD反应腔室中；将ALD反应腔室升温至适于后续所要形成的栅介质层生长的温度；采用ALD工艺于SiC基材表面形成栅介质层。通过上述技术方案，本发明的栅介质层在生长过程中，未消耗SiC外延片中的Si原子从而避免了栅介质薄膜与SiC界面处C族聚集的现象，提高了界面特性；本发明利用ALD技术形成栅介质层，热预算低，简化器件制备工艺过程；本发明的利用ALD技术形成的栅介质层临界击穿强度高，漏电小，具有较高的介电常数，可大幅降低引入栅介质薄膜中的电场强度，避免栅介质击穿。

公开(公告)号：CN107507829A

公开(公告)日：2017-12-22

申请号：CN201710661954.0

申请日：2017-08-04

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 程新红 ,  王谦 ,  李静杰 ,  郑理 ,  沈玲燕 ,  张栋梁 ,  顾子悦 ,  钱茹 ,  俞跃辉

IPC: H01L27/06 ,  H01L29/24 ,  H01L21/8234

Abstract: 本发明提供一种基于界面钝化层的MOS电容器及其制备方法，制备包括：提供一重掺杂的衬底，并于衬底一表面上形成轻掺杂的外延层；于外延层内形成欧姆接触区；于外延层表面形成界面钝化层，并于界面钝化层表面形成栅结构，于结构表面形成表面钝化层，并于表面钝化层内形成第一窗口及第二窗口；制作栅极金属电极、第一欧姆接触电极及第二欧姆接触电极。通过上述方案，本发明对MOS电容器的界面进行了优化，在栅介质层与外延层之间引入了界面钝化层，可消除MOS器件界面处不利的界面层，降低了界面密度和界面陷阱，制备方法简单，效果显著，提供了一种有效提高栅介质层与碳化硅界面特性的途径，具有广泛的应用前景。

公开(公告)号：CN103715195B

公开(公告)日：2017-02-08

申请号：CN201310736928.1

申请日：2013-12-27

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 王庶民 ,  李耀耀 ,  龚谦 ,  程新红

IPC: H01L27/092 ,  H01L29/423 ,  H01L29/10 ,  H01L21/8238 ,  H01L21/285 ,  B82Y40/00

Abstract: 本发明涉及一种全环栅CMOS场效应晶体管和制备方法，其特征在于所述硅衬底或SOI衬底上生长有n型横向三维单片集成的高迁移率纳米线阵列和p型横向三维单片集成的高迁移率纳米线阵列；所述n型横向三维单片集成的高迁移率纳米线阵列和p型横向三维单片集成的高迁移率纳米线阵列间隔排列。包括硅或SOI衬底，利用ALD技术实现纳米线周围栅介质和金属栅极材料全包围，制备横向三维p型和n型单片集成纳米线阵列，得到全环栅CMOS场效应晶体管。本发明能够满足10nm以下技术节点对器件性能提出的高要求，为大规模集成电路中的10nm以下技术节点提供技术积累和技术支撑。

公开(公告)号：CN104298294B

公开(公告)日：2016-02-24

申请号：CN201310306045.7

申请日：2013-07-19

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 万文艳 ,  程新红 ,  吴忠昊 ,  张扬 ,  金星

IPC: G05F1/567

Abstract: 本发明提供一种带有修调的高阶曲率补偿基准电压源。该高阶曲率补偿基准电压源至少包括：用于基于晶体管及电阻来产生一阶补偿电流的第一电流产生电路；包括第一可调电阻网络且与所述第一电流产生电路串联以便产生参考电压的第一电阻电路；用于产生高阶补偿电流至所述第一电阻电路以实现曲率补偿的曲率补偿电路；以及包括第二可调电阻网络且用于对所述参考电压进行分压以输出基准电压的第二电阻电路。本发明能使电压基准源的温度特性曲线在整个工作温度范围内具有多个极值，显著提高电压基准源的精度。

公开(公告)号：CN103021864B

公开(公告)日：2015-07-01

申请号：CN201210533276.7

申请日：2012-12-11

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 程新红 ,  夏超 ,  王中健 ,  曹铎 ,  郑理 ,  贾婷婷 ,  俞跃辉

IPC: H01L21/336 ,  H01L21/266 ,  H01L29/78 ,  H01L29/06

Abstract: 本发明提供一种SOI RESURF超结器件结构及其制作方法，首先提供一SOI衬底；在该衬底的顶层硅上形成漂移区及源、漏端；提供一设有若干第一窗口的第一掩膜版，所述第一窗口的宽度沿源端到漏端方向依次增大；该掩膜版在该漂移区的垂直投影左侧距离所述漂移区左侧具有一定距离，自上述第一窗口进行N型离子注入；退火；提供一横向设有若干第二窗口的第二掩膜版；自该第二窗口向所述N型漂移区进行P型离子注入，形成间隔的P柱和N柱；且P柱不和漏端相连。本发明超结区的高浓度可以保证器件具备较低的开态电阻，RESURF区可以保证器件具备较高的耐压，改善了器件耐压和开态电阻之间的折衷关系，同时还可以降低器件耐压对于电荷不平衡的敏感度，提高器件可靠性。

公开(公告)号：CN102569070B

公开(公告)日：2015-06-24

申请号：CN201210075130.2

申请日：2012-03-20

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 程新红 ,  曹铎 ,  贾婷婷 ,  王中健 ,  徐大伟 ,  夏超 ,  宋朝瑞 ,  俞跃辉

IPC: H01L21/334

Abstract: 本发明提供一种MIS电容的制作方法，于SOI衬底中刻蚀出硅岛，采用HF去除硅岛表面的氧化层，可以有效地降低薄膜界面层厚度。利用等离子体原子层沉积方法，采用原位O2，NH3等离子体在Si表面生长一层很薄的氮氧化合物钝化层，以抑制界面层的生长。接着使用等离子体生长方式生长HfLaO介质薄膜，并原位对所述HfLaO介质薄膜进行氧等离子体后处理，减少薄膜中的氧空位。采用氯苯溶液对光刻胶进行处理，可以修饰掉光刻胶边缘的毛刺使得后面的金属举离工艺更简单而精确。采用本方法制备的MIS电容有利于减少附加界面层的数量、减薄的界面层厚度和降低界面层的粗糙度，有利于抑制衬底和薄膜之间的元素扩散及减小等效栅氧厚度，有效的提高MIS电容的电学性能。

公开(公告)号：CN104599975A

公开(公告)日：2015-05-06

申请号：CN201510072456.3

申请日：2015-02-11

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 程新红 ,  沈玲燕 ,  王中健 ,  夏超 ,  曹铎 ,  郑理 ,  王谦 ,  俞跃辉

IPC: H01L21/339 ,  H01L29/762 ,  H01L29/06

CPC classification number: H01L29/762 ,  H01L29/0603 ,  H01L29/0684 ,  H01L29/66431

Abstract: 本发明提供一种基于Metal/Insulator/AlGaN/GaN叠层MIS结构的负微分电阻器件及制备方法，所述负微分电阻器件包括：衬底；AlGaN/GaN异质结平台，位于所述衬底之上；欧姆接触电极，位于所述AlGaN/GaN异质结平台外围，退火后与AlGaN/GaN界面的二维电子气（2DEG）接触；绝缘层，位于所述AlGaN/GaN异质结平台之上；栅金属层，位于所述绝缘层之上；钝化层，覆盖于器件表面，并于所述欧姆接触电极及栅金属层对应位置具有开孔。本发明的结构中，肖特基发射电流被抑制，隧穿电流占总电流的主导，结合电子在GaN材料中的转移特性，使得I-V曲线呈现出负微分电阻效应。在低温下，这种效应进一步放大，电流峰谷比在-50℃时能达到3，相比传统的TED较高。