一种栅全包围核壳超晶格场效应晶体管器件及其制备方法

    公开(公告)号:CN118213390A

    公开(公告)日:2024-06-18

    申请号:CN202410207649.4

    申请日:2024-02-26

    Abstract: 本发明涉及一种栅全包围核壳超晶格场效应晶体管器件及其制备方法,包含衬底层、绝缘层、沟道区、环绕栅结构、源区、漏区;其中所述绝缘层设于衬底层上,所述的绝缘结构中设有凹槽;所述沟道区跨设于所述凹槽之上,凹槽向上朝沟道区延伸,使得沟道区厚度小于源漏区的厚度,在确保栅控制能力的同时也避免了源漏区的电阻过大。所述沟道区包括中心沟道及2层以上外延层,具有核壳超晶格结构。本发明能够提供更好的电荷输运控制和更高的载流子迁移率,且其制备工艺实现较为简单,可兼容常规CMOS工艺节点,具有良好的市场应用前景。

    一种半导体封装结构及其制备方法

    公开(公告)号:CN117097291A

    公开(公告)日:2023-11-21

    申请号:CN202311115612.0

    申请日:2023-08-31

    Abstract: 本发明提供一种半导体封装结构及其制备方法,所述半导体封装结构包括:衬底层、射频电路层、键合层、滤波器结构和互连结构;射频电路层设置于衬底层上,键合层位于所述射频电路层上,滤波器结构设置于键合层上,键合层用于键合射频电路层与滤波器结构;互连结构连接射频电路层与滤波器结构。本发明通过垂直堆叠的三维封装技术,减小射频前端模组的面积,提高封装集成度;同时利用键合工艺的异质集成技术,实现单晶氮化铝体声波滤波器和射频前端开关或放大器等芯片的模块化制造与多功能密度集成,工艺简单、制造成本低,兼具射频滤波器的性能优势;另外,配合键合过程中实现滤波器的空腔结构,进一步提高制备效率。

    一种体声波谐振器结构
    73.
    发明公开

    公开(公告)号:CN116232275A

    公开(公告)日:2023-06-06

    申请号:CN202310229607.6

    申请日:2023-03-10

    Abstract: 本发明提供一种体声波谐振器结构,结构包括衬底、第一电极、压电薄膜层叠结构和第二电极;衬底与第一电极之间设置有声学镜;压电薄膜层叠结构位于第一电极和第二电极之间;压电薄膜层叠结构由多个第一压电薄膜和第二压电薄膜交替层叠构成,第一压电薄膜与第二压电薄膜的极性相反。本发明通过设置多层极性相反的压电薄膜,在不需要减薄压电薄膜厚度的条件下提高了体声波滤波器的谐振频率;同时利用压电薄膜层叠结构实现极性反转,降低对压电材料厚度的依赖,不需要额外生长电极,减小声波损耗,提高品质因子;另外,配合单晶材料作为压电薄膜材料,进一步提升了压电薄膜的晶体质量,提升了器件的滤波性能。

    真空沟道晶体管及其制作方法

    公开(公告)号:CN113594006B

    公开(公告)日:2022-08-30

    申请号:CN202110865729.5

    申请日:2021-07-29

    Abstract: 本发明提供一种真空沟道晶体管的制作方法,至少包括:在第一硅衬底上形成层叠结构,所述层叠结构包括第一电介质层、多晶硅层和第二电介质层;图形化所述层叠结构以形成包括空腔和沟槽的图形化区域,其中在所述沟槽的底部暴露出第一硅衬底;在所述图形化区域中形成第三电介质的侧壁;在形成有第三电介质侧壁的所述沟槽内定位生长纳米线,所述纳米线自第一硅衬底朝所述空腔延伸并凸入于所述空腔;使所述第二电介质层与第二硅衬底键合。本发明还提供了一种真空沟道晶体管,其包括穿过所述第一电介质层而进入真空空腔的纳米线。所述制作方法可以与现有集成电路的制造工艺相兼容,经由所述制作方法可获得源极与漏极之间距离精确可调的真空晶体管。

    真空沟道晶体管及其制作方法

    公开(公告)号:CN113594006A

    公开(公告)日:2021-11-02

    申请号:CN202110865729.5

    申请日:2021-07-29

    Abstract: 本发明提供一种真空沟道晶体管的制作方法,至少包括:在第一硅衬底上形成层叠结构,所述层叠结构包括第一电介质层、多晶硅层和第二电介质层;图形化所述层叠结构以形成包括空腔和沟槽的图形化区域,其中在所述沟槽的底部暴露出第一硅衬底;在所述图形化区域中形成第三电介质的侧壁;在形成有第三电介质侧壁的所述沟槽内定位生长纳米线,所述纳米线自第一硅衬底朝所述空腔延伸并凸入于所述空腔;使所述第二电介质层与第二硅衬底键合。本发明还提供了一种真空沟道晶体管,其包括穿过所述第一电介质层而进入真空空腔的纳米线。所述制作方法可以与现有集成电路的制造工艺相兼容,经由所述制作方法可获得源极与漏极之间距离精确可调的真空晶体管。

    吸附剥离制备绝缘体上材料的方法

    公开(公告)号:CN105428300B

    公开(公告)日:2018-04-17

    申请号:CN201410472955.7

    申请日:2014-09-17

    Abstract: 本发明提供一种吸附剥离制备绝缘体上材料的方法,包括以下步骤:提供一衬底,在其上依次外延掺杂单晶层、超晶格结构层及待转移层;然后进行离子注入,使离子注入到所述掺杂单晶层下表面以下预设深度;再提供一表面形成有绝缘层的基板,与待转移层键合形成键合片并进行退火处理,使掺杂层吸附离子形成微裂纹从下表面处剥离,得到绝缘体上材料。本发明利用掺杂层吸附剥离及键合来制备绝缘体上材料,其中,掺杂层由掺杂单晶层及非掺杂或低掺杂的超晶格结构层叠加而成;超晶格结构层可以增强掺杂单晶层的离子吸附能力,使得掺杂单晶层在低掺杂浓度下也可以发生吸附剥离,而低掺杂浓度可以降低掺杂离子扩散到待转移层中的几率,保证待转移层的质量。

    一种基于混合加热制备绝缘体上材料的方法

    公开(公告)号:CN104752308B

    公开(公告)日:2017-12-05

    申请号:CN201310732416.8

    申请日:2013-12-26

    Abstract: 本发明提供一种基于混合加热制备绝缘体上材料的方法,包括以下步骤:S1:提供一Si衬底,在所述Si衬底表面外延生长掺杂单晶薄膜;S2:接着再外延生长一待转移层;S3:从所述待转移层正面进行离子注入,使离子注入到所述掺杂单晶薄膜与所述Si衬底的界面以下预设深度;S4:提供表面具有绝缘层的基板与所述待转移层键合形成键合片,并在第一预设温度下退火并保持第一预设时间,以使所述掺杂单晶薄膜吸附离子并形成微裂纹;S5:再将所述键合片在第二预设温度下退火并保持第二预设时间,剥离得到绝缘体上材料;所述第一预设温度高于所述第二预设温度,所述第一预设时间小于所述第二预设时间。本发明可以减小制备周期,降低成本,且无需经过后续CMP处理。

    利用低温剥离技术制备绝缘体上材料的方法

    公开(公告)号:CN105428302A

    公开(公告)日:2016-03-23

    申请号:CN201410475087.8

    申请日:2014-09-17

    Abstract: 本发明提供一种利用低温剥离技术制备绝缘体上材料的方法,至少包括以下步骤:首先提供一衬底,在其上依次外延掺杂层及待转移层;然后进行离子注入,使离子注入到所述掺杂层下表面以下预设深度;再提供一表面形成有绝缘层的基板,与待转移层键合形成键合片并进行微波退火处理,使掺杂层吸附离子形成微裂纹从下表面处剥离,得到绝缘体上材料。本发明利用掺杂层吸附剥离及键合来制备绝缘体上材料,其中,对键合片进行微波退火处理,微波退火处理过程中,掺杂层与衬底界面处局域温度较高以致剥离,而键合片整体温度较低,使得掺杂离子不易扩散到待转移层中,且低温不会对所述待转移层及其它层产生不良影响,有利于制备得到高质量的绝缘体上材料。

    利用微波退火技术低温制备GOI的方法

    公开(公告)号:CN105428301A

    公开(公告)日:2016-03-23

    申请号:CN201410475054.3

    申请日:2014-09-17

    Abstract: 本发明提供一种利用微波退火技术低温制备GOI的方法,至少包括以下步骤:首先提供一衬底并在其上依次外延掺杂层及第一Ge层;然后进行离子注入,使离子注入到所述掺杂层下表面以下预设深度;再提供一表面形成有绝缘层的基板,与第一Ge层键合形成键合片,并进行微波退火处理,使掺杂层吸附离子形成微裂纹从下表面处剥离,得到绝缘体上锗。本发明利用掺杂层吸附剥离及键合来制备GOI,其中,对键合片进行微波退火处理,微波退火处理过程中,掺杂层与衬底界面处局域温度较高以致剥离,而键合片整体温度较低,使得掺杂离子不易扩散到第一Ge层中,且低温不会对第一Ge层及其它层产生不良影响,有利于制备得到高质量的GOI。

Patent Agency Ranking