-
公开(公告)号：CN113257987A
公开(公告)日：2021-08-13
申请号：CN202110525255.X
申请日：2021-05-08
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种集成超导器件及其制备方法，该集成超导器件包括衬底及位于衬底上的超导纳米线单光子探测器与超导单磁通量子电路，其中，超导纳米线单光子探测器包括超导曲折纳米线；超导单磁通量子电路包括电感层、约瑟夫森结及电阻层，电感层及电阻层均与约瑟夫森结电连接，且电感层与超导曲折纳米线在水平面上的投影部分重叠以形成互感，用于传递光子产生的脉冲信号。本发明将两种超导器件集成到同一个芯片上，无需进行跨芯片的信号传输，从而消减了噪声和系统复杂性，同时也为使用两种器件的片上系统(SOC)的构建提供了方便。
-
公开(公告)号：CN111682096A
公开(公告)日：2020-09-18
申请号：CN202010397024.0
申请日：2020-05-12
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种平面超导纳米桥结的制备方法，在衬底表面进行光刻形成图案，然后沉积金属薄膜；利用离子束刻蚀金属，金属因反溅射现象沿着光刻胶形成侧壁，去胶，即得纳米桥，桥的宽度即为反溅射的金属薄膜厚度，因此可以超越光刻极限；沉积超导薄膜、光刻，刻蚀形成桥两端的电极，即得。本发明具有低成本，易集成，高精度等优势。
-
公开(公告)号：CN110032792A
公开(公告)日：2019-07-19
申请号：CN201910278235.X
申请日：2019-04-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/50
Abstract: 本发明提供一种超导数字电路设计方法，包括：基于超导数字电路的设计需求进行系统架构设计和功能设计后生成电路设计网表；对所述电路设计网表中任一数据通路上的所有单元电路的所有端口均进行磁通存储能力检测，并在端口具有磁通存储能力时，于该端口处增设一缓冲单元，以此实现对所述电路设计网表的时序优化，从而得到终端电路设计网表；对所述终端电路设计网表进行逻辑功能验证及时序验证后生成超导数字电路版图，并对所述超导数字电路版图进行物理验证以完成超导数字电路设计。通过本发明解决了现有采用单元库设计方法进行超导数字电路设计时，因同一超导数字单元电路后接不同负载而引起的超导数字电路时序分析准确性较低的问题。
-
公开(公告)号：CN106767944A
公开(公告)日：2017-05-31
申请号：CN201611085483.5
申请日：2016-11-30
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01D5/14
CPC classification number: G01D5/14
Abstract: 本发明提供一种基于ERSFQ电路的低温超导读出电路及读出系统，所述低温超导读出电路包括：m个超导量子干涉器，与低温超导传感器阵列连接，用于将低温超导传感器阵列的多路输出信号转换为多路SFQ脉冲信号；ERSFQ电路，与m个超导量子干涉器连接，用于将多路SFQ脉冲信号转换成二进制单路脉冲信号输出；驱动放大电路，与ERSFQ电路连接，用于对二进制单路脉冲信号进行放大输出；其中，m为大于1的整数；通过本发明的基于ERSFQ电路的低温超导读出电路及读出系统，解决了现有技术中读出放大电路热负载大而且电路系统抗噪声干扰能力较弱的问题。
-
公开(公告)号：CN105702849A
公开(公告)日：2016-06-22
申请号：CN201610070503.5
申请日：2016-02-01
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: H01L39/2493 , H01L39/025 , H01L39/223
Abstract: 本发明提供一种台阶区域覆盖有超导覆盖层的超导电路结构及其制备方法，包括：1）提供衬底，在衬底表面依次形成第一超导材料层、第一绝缘材料层及第二超导材料层的三层薄膜结构；2）分别刻蚀第二超导材料层、第一绝缘材料层及第一超导材料层以形成下电极及约瑟夫森结；3）在步骤2）得到的结构表面形成第二绝缘材料层；4）沉积旁路电阻材料层，并刻蚀旁路电阻材料层以形成旁路电阻；5）沉积第三超导材料层，并刻蚀第三超导材料层形成配线层及超导覆盖层。本发明可以确保位于下电极表面的旁路电阻与位于第二绝缘材料层表面的旁路电阻的导通，避免出现断路故障，保证了旁路电阻连通的稳定性，提高了超导电路结构的工作性能。
-
Patent Agency Ranking
公开(公告)号：CN114497344B
公开(公告)日：2025-03-28
申请号：CN202011156414.5
申请日：2020-10-26
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种深亚微米约瑟夫森隧道结及其制备方法，该结构包括：衬底；约瑟夫森隧道结，沿横向方向延伸形成于衬底的上表面，约瑟夫森隧道结自左向右包括第一电极、势垒层及第二电极；第一电极引出结构，与第一电极一体成形；第二电极引出结构，与第二电极一体成形。通过在衬底上沿横向方向(即沿水平方向)制备约瑟夫森隧道结的三层膜，从而形成沿横向延伸的约瑟夫森隧道结，结的尺寸大小不会受限于光刻极限的限制，薄膜厚度可作为结的一条边长，这将大幅缩减结面积；另外，由于三层膜结构分别制备，且其电极引出结构与对应的电极一体成型，减少了传统工艺中所需的绝缘层和配线层，简化了工艺流程，缩短了工艺周期，使工艺可控性提高。
-
公开(公告)号：CN118265441A
公开(公告)日：2024-06-28
申请号：CN202211684019.3
申请日：2022-12-27
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种纳米约瑟夫森结及其超导器件与制作方法，包括以下步骤：提供一基底；依次形成下电极层、势垒层及上电极层于基底上，势垒层覆盖下电极层，上电极层覆盖势垒层；形成光刻胶层于上电极层的表面并图形化光刻胶层；基于图形化后的光刻胶层刻蚀上电极层；缩小图形化后的光刻胶层；以缩小后的光刻胶层为掩膜刻蚀上电极层以得到上电极；图形化刻蚀势垒层并去除光刻胶层；图形化刻蚀下电极层以得到下电极。本发明的制作方法能够克服光刻机的光刻极限，得到纳米级别的约瑟夫森结，并且在现有技术基础上不需要对掩膜版的设计作出变动，能够有效提升超导电路的集成度和工作频率和稳定性。
-
公开(公告)号：CN117040500A
公开(公告)日：2023-11-10
申请号：CN202311016131.4
申请日：2023-08-11
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种超导周期比较器、模数转换器及控制方法，包括：时钟模块、超导量子干涉模块及输出模块；时钟模块对传输单磁通量子时钟信号单向传输；所述超导量子干涉模块基于所述模拟信号以及所述单磁通量子时钟信号产生基准信号，并在所述单磁通量子时钟信号的各周期得到所述模拟信号与所述基准信号的比较结果；所述超导量子干涉模块还加载了调制信号，用以引入偏置磁通使得超导周期比较器的回滞系数减少。本发明设置磁通调制的功能，可使基准信号周期更均匀，还可打破超导周期比较器中回滞限制，进而使得比较器精度得到提升。
-
公开(公告)号：CN116322284A
公开(公告)日：2023-06-23
申请号：CN202211681716.3
申请日：2022-12-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H10N60/81 , H01L23/552 , H01L23/495
Abstract: 本发明提供一种防护阵列及超导芯片，包括：设置于超导电路区域的外围的第一防护子阵列及第二防护子阵列，第一防护子阵列设置于第二防护子阵列内侧；第一防护子阵列与第二防护子阵列均包括若干个防护结构，第一防护子阵列与第二防护子阵列中的防护结构均间隔排列，且第一防护子阵列中的防护结构与第二防护子阵列中的防护结构交错排布。本发明在现有的单层方角形防护阵列基础上使用圆角结构以及双层结构，增加了可俘获的磁通涡旋数，降低了中心超导器件对非样品信号磁通俘获的概率，有效阻止了磁通进入到超导电路中。
-
公开(公告)号：CN110032792B
公开(公告)日：2022-11-11
申请号：CN201910278235.X
申请日：2019-04-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/398
Abstract: 本发明提供一种超导数字电路设计方法，包括：基于超导数字电路的设计需求进行系统架构设计和功能设计后生成电路设计网表；对所述电路设计网表中任一数据通路上的所有单元电路的所有端口均进行磁通存储能力检测，并在端口具有磁通存储能力时，于该端口处增设一缓冲单元，以此实现对所述电路设计网表的时序优化，从而得到终端电路设计网表；对所述终端电路设计网表进行逻辑功能验证及时序验证后生成超导数字电路版图，并对所述超导数字电路版图进行物理验证以完成超导数字电路设计。通过本发明解决了现有采用单元库设计方法进行超导数字电路设计时，因同一超导数字单元电路后接不同负载而引起的超导数字电路时序分析准确性较低的问题。
-
-
-
-
-
-
-
-
-
Search Results
89
records
(took 0.04 seconds)
