公开(公告)号：CN101958238B

公开(公告)日：2012-12-26

申请号：CN201010223192.4

申请日：2010-07-09

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 张苗 ,  张波 ,  王曦 ,  薛忠营 ,  魏星 ,  武爱民

IPC: H01L21/02 ,  H01L21/20 ,  H01L21/306

Abstract: 本发明涉及一种制备悬空应变材料的方法，其特征在于制备的步骤是：a)提供一层具有各向异性腐蚀特性的半导体衬底材料；b)在步骤a所述的半导体材料上外延生长一层晶格常数比衬底材料大的晶体材料，外延的晶体材料层的厚度控制在临界厚度之内；c)接着在衬底材料底部上涂光刻胶，曝光刻蚀出所需的图形；d)对衬底材料进行湿法刻蚀，放入到KOH或TMAH溶液中，刻蚀到外延的晶体材料处自动停止；e)将步骤d所得材料进行退火工艺，使外延晶体材料中应力完全释放；退火温度为300-1000℃；f)退火后在图形上外延淀积晶体层，使晶体层受压应力或张应力；g)腐蚀移除晶体材料，从而制得悬空的应变材料，制备出的悬空材料中不存在应力释放，也即制备出的悬空材料无应力释放。

公开(公告)号：CN102790084A

公开(公告)日：2012-11-21

申请号：CN201110126382.9

申请日：2011-05-16

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 狄增峰 ,  卞剑涛 ,  张苗 ,  王曦

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/762 ,  H01L21/84

CPC classification number: H01L21/84 ,  H01L21/8258

Abstract: 本发明提供了一种锗和III-V混合共平面的SOI半导体结构及其制备方法。绝缘体上锗和III-V族半导体材料共平面异质集成的半导体结构包含至少一个形成在绝缘层上的锗衬底，而另一衬底是被形成在锗半导体上的III-V族半导体材料。形成该半导体结构的制备方法包括：制备全局绝缘体上锗衬底结构；在绝缘体上锗衬底结构上制备III-V族半导体材料层；进行第一次光刻，将图形化窗口刻蚀至锗层以形成凹槽；在所述凹槽中制备侧墙；采用选择性外延制备锗薄膜；进行化学机械研磨以获得锗和III-V族半导体材料共平面的异质集成半导体结构；去除侧墙及紧靠侧墙处的缺陷锗层部分；实现锗和III-V族半导体材料之间的隔离；通过形成MOS结构制备包含锗沟道PMOS和III-V沟道NMOS的高性能CMOS器件。

公开(公告)号：CN102692682A

公开(公告)日：2012-09-26

申请号：CN201210193178.3

申请日：2012-06-12

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 盛振 ,  仇超 ,  甘甫烷 ,  武爱民 ,  王曦 ,  邹世昌

IPC: G02B6/34 ,  G02B6/124 ,  G02B6/136

Abstract: 本发明提供一种光栅耦合器及其制作方法，提供一SOI衬底，刻蚀所述SOI衬底的顶层硅，形成周期为500~800nm的耦合光栅，同时于所述顶层硅中隔出CMOS有源区；于所述耦合光栅上制作覆盖于所述耦合光栅及CMOS有源区的栅氧化层；于所述栅氧化层表面形成导电层，刻蚀所述导电层，形成与所述耦合光栅周期相同的覆层结构，同时形成CMOS的栅极结构；最后形成保护层以完成制备。所述耦合光栅、栅氧化层及覆层结构均与CMOS的制备同时完成，可共享掩膜，降低了制作成本；覆盖于栅氧化层上的导电上覆层提高了耦合效率；优化的结构参数使得光栅耦合器的耦合效率显著提高；新颖的光栅耦合器结构使耦合效率对SOI埋氧层厚度的依赖性大为降低，从而放松了对SOI衬底的规格要求。

公开(公告)号：CN102590936A

公开(公告)日：2012-07-18

申请号：CN201110004002.4

申请日：2011-01-10

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 武爱民 ,  魏星 ,  薛忠营 ,  杨志峰 ,  甘甫烷 ,  张苗 ,  王曦

IPC: G02B6/122 ,  G02B6/13 ,  G02B6/136

Abstract: 本发明提供一种锗悬浮膜式二维光子晶体微腔，包括：具有埋氧层、且表层为锗悬浮膜层的半导体基底，其中，所述锗悬浮膜层包含光子晶体微腔，所述光子晶体微腔由周期性排列的孔体构成、但部分区域缺失孔体。此外，本发明还提供了该锗悬浮膜式二维光子晶体微腔的制备方法，即先在半导体基底的锗薄膜层中掺杂以形成n型重掺杂层，随后，对重掺杂层进行微机械加工以便在部分区域形成光子晶体微腔，最后，对整片器件进行湿法腐蚀，其中，可通过控制腐蚀时间以控制侧向腐蚀的程度，从而去除光子晶体微腔下的埋氧层实现悬浮膜。本发明的优点在于：能够通过调节悬浮的锗薄膜的应变从而实现锗向直接带隙的转变，并通过光子晶体微腔的增强作用实现发光效率的提高。

公开(公告)号：CN102564627A

公开(公告)日：2012-07-11

申请号：CN201110446116.4

申请日：2011-12-28

Applicant: 上海新傲科技股份有限公司 ,  中国科学院上海微系统与信息技术研究所

Inventor： 王学良 ,  张峰 ,  曹共柏 ,  叶斐 ,  王曦

IPC: G01K7/01

Abstract: 本发明涉及半导体材料测试领域。本发明提供一种半导体衬底的自热测量装置，包括一二极管、一导热胶层、一直流电流源和一电压计；导热胶层的一面与二极管形成导热接触；直流电流源与二极管的两端电学连接；电压计与二极管的两端电学连接。其测试方法包括步骤：提供待测的半导体衬底；在待测区域处的裸露表面粘附一导热胶层；将二极管粘附于导热胶层的裸露表面；分别将电压计，直流电流源与二极管电学连接；测得半导体衬底的温度。本发明提供的测量装置和测量方法具有反复使用、成本低廉、受环境影响小，且在测试时候的测试精度高。

公开(公告)号：CN102339754A

公开(公告)日：2012-02-01

申请号：CN201010234200.5

申请日：2010-07-22

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 黄晓橹 ,  陈静 ,  张苗 ,  王曦

IPC: H01L21/336 ,  H01L21/8238

Abstract: 本发明公开了一种SON结构MOSFET的制备方法，通过在体硅衬底上生长缓冲层，然后利用栅区光刻版，采用与栅区光刻工艺所用光刻胶极性相反的光刻胶进行光刻，使有源区上用于形成栅区的位置露出，再进行氢氦离子注入，去除光刻胶后经退火在栅区位置下面的有源区内形成空洞层；最后去除缓冲层，进行标准的CMOS工艺。该方法实现了仅仅在MOS沟道下面具有空洞层的SON结构MOSFET，且并不影响源漏区工艺；使用标准CMOS工艺现有的栅区光刻版进行氢氦注入窗口的定义，不必制备额外的光刻版，并且实现了空洞层和栅区位置的准自对准。

公开(公告)号：CN102299093A

公开(公告)日：2011-12-28

申请号：CN201110183212.4

申请日：2011-06-30

Applicant: 上海新傲科技股份有限公司 ,  中国科学院上海微系统与信息技术研究所

Inventor： 魏星 ,  仰庶 ,  曹共柏 ,  张峰 ,  王曦

IPC: H01L21/762 ,  H01L21/20 ,  H01L29/06

Abstract: 一种制备带有绝缘埋层的半导体衬底的方法，包括如下步骤：提供第一衬底与第二衬底；在第一衬底表面外延形成器件层；在第二衬底和/或器件层的表面形成绝缘层；以绝缘层和器件层为中间层，将第一衬底和第二衬底键合在一起；对键合后的衬底实施第一退火步骤；去除第一衬底，形成由器件层、绝缘层和第二衬底构成的带有绝缘埋层的半导体衬底；对此带有绝缘埋层的半导体衬底实施第二退火步骤，所述第二退火步骤的退火温度大于第一退火步骤的退火温度。本发明的优点在于，得到的SOI材料顶层硅完全由外延材料组成，与常规工艺生产的SOI材料顶层半导体层相比其氧元素和金属含量低，并且晶格完美，无原生缺陷产生，能够大幅度提高器件的良率。

公开(公告)号：CN101724909B

公开(公告)日：2011-12-21

申请号：CN200910200125.8

申请日：2009-12-08

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 王曦 ,  杨志峰 ,  武爱民 ,  魏星

IPC: C30B29/68 ,  C30B29/06

Abstract: 一种三维光子晶体制备方法，利用二氧化硅或氮化硅作为掩模层，通过氧离子注入方法将掩模层上的所需图形转移到硅衬底材料内，在硅衬底内形成第一层二氧化硅结构，接着再外延单晶硅并平坦化外延层表面，沉积掩模层、光刻刻蚀、氧离子注入并退火等形成第二层二氧化硅结构，重复上述步骤n次，直至构建完成设计所需的三维光子晶体结构。该方法与半导体工艺完全兼容，可以制备大面积的三维光子晶体，并可根据需要切割成较小尺寸，具有高效、低成本的优势，在光电集成器件中，具有广泛的应用前景。

公开(公告)号：CN102184879A

公开(公告)日：2011-09-14

申请号：CN201110112178.1

申请日：2011-05-03

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 柴展 ,  陈静 ,  罗杰馨 ,  伍青青 ,  王曦

IPC: H01L21/66 ,  G06F17/50

CPC classification number: G06F17/5081 ,  G06F17/5036 ,  H01L22/20

Abstract: 本发明公开了一种SOI场效应晶体管的TCAD仿真校准方法，通过建立TCAD工艺仿真程序得到不同沟道长度Lgate的工艺仿真MOS器件结构，在此基础上，根据实际器件的透射电镜TEM测试结果、二次离子质谱SIMS测试结果、CV测试结果、WAT测试结果及方块电阻测试结果对工艺仿真MOS器件结构进行校准，从而完成SOI场效应晶体管关键电学参数的TCAD仿真校准。本发明的校准方法可以使同一SOI工艺下各尺寸MOSFET关键参数Vt和Idsat的TCAD仿真结果均达到误差小于10%的高精度要求，并且能在多个Split条件上实现精准有效的预测，从而为新工艺流程的研发和优化提供了有力的指导。

公开(公告)号：CN102104063A

公开(公告)日：2011-06-22

申请号：CN200910201332.5

申请日：2009-12-17

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  罗杰馨 ,  伍青青 ,  周建华 ,  肖德元 ,  王曦

IPC: H01L29/732 ,  H01L21/331 ,  H01L21/762

CPC classification number: H01L29/7317 ,  H01L29/66265

Abstract: 本发明公开了一种SOI纵向双极晶体管及其制作方法，该双极晶体管包括SOI衬底，所述SOI衬底由下至上依次为SOI衬底体区，SOI衬底隐埋氧化层，顶层硅膜，所述SOI衬底上采用集成电路STI工艺在顶层硅膜位置处形成有有源区，有源区位置处通过离子注入形成有集电区和基区，集电区靠近SOI衬底隐埋氧化层，基区靠近顶层硅膜表面；基区上形成有发射极和基极，发射极和基极分别被侧氧隔离墙包围。本发明它采用一种简单的双多晶硅技术，不仅提高晶体管性能，而且可以减小有源区面积提高集成度；此外本发明采用侧氧隔离工艺，提高SOI BJT与SOI CMOS的兼容性，使SOI BiCMOS工艺变得简单，从而降低成本。