公开(公告)号：CN101980358B

公开(公告)日：2013-05-22

申请号：CN201010158581.3

申请日：2010-04-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林益安 ,  连浩明 ,  陈嘉仁 ,  林志忠 ,  林毓超 ,  林志翰

IPC: H01L21/762

CPC classification number: H01L21/76232

Abstract: 本发明提供一种隔离结构(isolation structure)的制法，且特别是有关于一种不存在缺角(divot)的隔离结构的电子元件。此种隔离结构的制法，包括以下步骤：形成垫氧化层(pad oxide layer)于基材的上表面上；形成开口于垫氧化层中，以暴露基材的一部分；蚀刻基材的暴露部分，以形成沟槽(trench)于该基材中；用绝缘体(insulator)填充沟槽；将垫氧化层的一表面与绝缘体的一表面暴露于气相混合物(vapor mixture)，其中气相混合物包括至少氨气(NH3)与含氟的化合物；以及于温度约100℃～200℃的条件下加热基材。本发明的方法可制作几乎不存在缺角的绝缘结构。

公开(公告)号：CN101673677B

公开(公告)日：2012-08-29

申请号：CN200910169153.8

申请日：2009-09-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈嘉仁 ,  林益安 ,  林日泽 ,  林志忠 ,  林毓超 ,  陈昭成 ,  黄国泰

IPC: H01L21/28 ,  H01L21/336

CPC classification number: H01L29/7848 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28123 ,  H01L29/165 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/66636

Abstract: 本发明提供一种半导体制造方法，该方法包括在制造工艺中界定及/或修改栅极结构高度的步骤。上述栅极高度可在制造工艺中一个或以上的阶段，借由蚀刻包含于上述栅极结构中的多晶硅层的一部分而修改(例如降低)。本发明的方法包括于基板上形成一涂层，且该涂层覆盖上述栅极结构。上述涂层经回蚀而露出部分的上述栅极结构。上述栅极结构(例如多晶硅)经回蚀而降低该栅极结构的高度。本发明的制造方法可提供一较大的栅极蚀刻工艺容许度。此外，上述方法使栅极高度根据特定的装置目的而调整，允许在制造工艺中不同的阶段降低栅极高度。

公开(公告)号：CN101794711B

公开(公告)日：2012-03-21

申请号：CN200910169145.3

申请日：2009-09-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林益安 ,  陈嘉仁 ,  陈建豪 ,  黄国泰 ,  陈薏新 ,  林志忠 ,  林毓超

IPC: H01L21/28 ,  H01L21/8238

CPC classification number: H01L21/823828 ,  H01L21/3221 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517

Abstract: 本发明提供一种半导体元件的制造方法，包括：于一基底前侧上的半导体基底的上方形成一界面层；于该界面层上形成高介电常数(high-k)介电层；于该高介电常数介电层上形成一盖层；于该盖层上形成一金属层；于该金属层上形成一第一多晶硅层；以及于该基底背侧上的半导体基底的上方形成一第二多晶硅层。

公开(公告)号：CN220068184U

公开(公告)日：2023-11-21

申请号：CN202320058537.8

申请日：2023-01-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 凯雷姆 ,  阿卡尔瓦达尔 ,  林毓超 ,  云惟胜 ,  余绍铭 ,  陈自强 ,  李东颖

IPC: H10B63/10 ,  H10N70/20

Abstract: 本实用新型提供一种半导体结构。一种半导体结构，包括第一介电层，电极，第二介电层以及相变化材料。电极位于所述第一介电层内。第二介电层位于所述电极内。相变化材料上覆于所述第一介电层、所述电极和所述第二介电层。所述电极的最上层表面至少位于以下其中一者：位于所述第一介电层的最上层表面上方；位于所述第二介电层的最上层表面上方；或者位于所述相变化材料的最下层表面上方。