-
公开(公告)号:CN117309035A
公开(公告)日:2023-12-29
申请号:CN202311085428.6
申请日:2023-08-25
Applicant: 北京智芯微电子科技有限公司 , 国网辽宁省电力有限公司电力科学研究院 , 国家电网有限公司
Abstract: 本发明涉及变电站监测领域,公开了一种变电站场景下的多物理场复杂环境的监测采集装置,包括底座、支撑架、支撑条带、设置在支撑条带上的多个齿板、监测盒和驱动组件,监测盒具有多个监测口,监测盒中设置有位于监测口处的齿套和传动组件,齿套的外周上设置有多物理场传感器,传动组件能够传动连接齿板和齿套,驱动组件能够驱动监测盒升降移动,其中,当监测盒到达齿板时,多物理场传感器暴露,当监测盒脱离齿板时,多物理场传感器隐藏。通过上述技术方案,可以使得多物理场传感器在不同的高度位置监测环形的温湿度与电磁场,并且在不需要测量的位置将多物理场传感器隐藏在监测盒中,以保护多物理场传感,避免其受损坏,特别是避免其受到污物污染,可以提高其检测准确度。
-
公开(公告)号:CN116930594A
公开(公告)日:2023-10-24
申请号:CN202311178015.2
申请日:2023-09-13
Applicant: 北京智芯微电子科技有限公司 , 国网山西省电力公司 , 国网山西省电力公司电力科学研究院 , 国家电网有限公司
Abstract: 本发明提供一种半导体器件原位微区电流分布检测方法及系统,属于半导体器件检测领域,该方法包括:搭建NV色心检测平台;对半导体器件检测样品施加电流,使其导通;利用NV色心检测平台检测半导体器件检测样品正面的磁场强度;利用傅里叶变换、毕奥‑萨伐尔定律、电流密度连续性方程和半导体器件检测样品正面的磁场强度计算半导体器件检测样品正面的原位微区电流密度,以确定半导体器件原位微区电流分布。通过本发明提供的方法,能够探测半导体器件的磁场信号,从而反演获得半导体器件内部微区电流信息,实现半导体器件原位微区电流分布检测,获得半导体器件中载流子实际的输运过程,指导半导体器件设计。
-
公开(公告)号:CN108922861B
公开(公告)日:2021-01-05
申请号:CN201810456357.9
申请日:2018-05-14
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网公司 , 国网河北省电力有限公司 , 中国电力科学研究院有限公司
Abstract: 本发明公开了一种基于红外成像定位法的集成电路修补装置及方法。该集成电路修补装置包括红外成像定位单元和集成电路修补单元。红外成像定位单元用于对被测的集成电路进行失效点定位。集成电路修补单元用于对所述失效点进行电路修补。所述基于红外成像定位法的集成电路修补装置及方法能够对集成电路无损伤地进行失效点的快速精准定位且能够观察到集成电路的内部结构,提高失效定位成功率以及修补效率。
-
公开(公告)号:CN107132472B
公开(公告)日:2020-06-09
申请号:CN201710372213.0
申请日:2017-05-23
Applicant: 北京智芯微电子科技有限公司 , 国家电网公司 , 国网信息通信产业集团有限公司
IPC: G01R31/307 , H01L21/311
Abstract: 本发明公开了一种用于分析深亚微米级SOI工艺芯片的腐蚀溶液及方法,其中,该方法包括:利用特性腐蚀溶液腐蚀掉待测芯片的器件层上的二氧化硅,特性腐蚀溶液包括:氢氟酸、二氧化硅刻蚀液、丙三醇和水;将腐蚀后的待测芯片用去离子水清洗后晾干;将晾干后的待测芯片放置于反性酸性染色溶液中进行染色处理,反性酸性染色溶液包括:氢氟酸、硝酸和冰醋酸;根据扫描电子显微镜采集的染色后的待测芯片的图像数据确定待测芯片的类型。该特性腐蚀溶液可以实现均匀腐蚀性,并且能有效的降低反应速度,保证成功率,且可以平整保留器件层;染色处理后的待测芯片非常平整,方便快速确定待测芯片的类型。
-
公开(公告)号:CN108267348A
公开(公告)日:2018-07-10
申请号:CN201711479741.2
申请日:2017-12-29
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
Abstract: 本发明公开了一种IC产品的样品截面的纳米级高精度制备方法,包括如下步骤:S1.将所述IC产品的样品注塑或者粘贴在陪片上,得到待研磨样品,对待研磨样品进行初步观察,并对待测区域进行标记;S2.采用粗砂纸对待研磨样品进行粗磨处理,得到粗磨样品;S3.确认粗磨样品的最终研磨位置和样品状态;S4.若样品状态不符合试验需求,则采用细砂纸对粗磨样品进行精磨处理;S5.对符合试验需求的细磨样品或粗磨样品进行清洗、吹干处理,得到待FIB处理样品;S6.将待FIB处理样品放置于FIB样品室中,调整FIB设备的样品台高度和旋转角度;S7.调整FIB设备的电压和电流参数进行截面精修处理,完成样品截面制备。本发明的制备方法效率高,精度高,截面样品辨识度可达纳米级。
-
公开(公告)号:CN119835974A
公开(公告)日:2025-04-15
申请号:CN202411740320.0
申请日:2024-11-29
Applicant: 北京智芯微电子科技有限公司
Abstract: 本发明涉及半导体领域,提供一种半导体器件及制造方法、芯片、电子设备。半导体器件包括:衬底、阱区、缓冲区、源区、漏区、介质层以及栅极,阱区、缓冲区、源区及漏区位于衬底上,源区形成于阱区的表面,漏区形成于缓冲区的表面。介质层包括高介电常数材料的第一介质层以及低介电常数材料的第二介质层,第一介质层位于阱区与缓冲区之间的衬底的表面,并延伸至阱区的表面;栅极位于第一介质层的表面,第二介质层位于缓冲区和漏区的表面。本发明利用高介电常数材料的第一介质层,在阱区与缓冲区之间的衬底内形成反型沟道,降低导通电阻;通过缓冲区提高漏端的击穿电压,通过低介电常数材料的第二介质层降低栅漏电容,同时增加栅极与漏端的耐压特性。
-
公开(公告)号:CN118731510A
公开(公告)日:2024-10-01
申请号:CN202410739816.X
申请日:2024-06-07
Applicant: 北京智芯微电子科技有限公司 , 国网冀北电力有限公司计量中心 , 国网四川省电力公司营销服务中心
IPC: G01R29/08
Abstract: 本申请提供一种EFT测试装置、方法及EFT故障诊断方法,属于电磁干扰技术领域。所述EFT测试装置与待测设备并联到交流电源,EFT测试装置包括:通断装置、干扰耦合装置以及感性负载,所述通断装置、干扰耦合装置以及感性负载串联后连接到交流电源,所述干扰耦合装置用于连接在待测设备上以将感性负载断开时产生的EFT耦合到待测设备上,所述通断装置控制感性负载的通断,以使感性负载在断开时产生EFT。该EFT测试装置采用的各元件成本低,在研发实验环境中可以快速获取相应元件并搭建好测试装置,可以实现第三方检测实验室外的EFT测试,无需采购专用设备,不受实验排期、场地的限制。成本低,周期短,可操作性强。
-
公开(公告)号:CN118315291A
公开(公告)日:2024-07-09
申请号:CN202410706029.5
申请日:2024-06-03
Applicant: 北京智芯微电子科技有限公司 , 浙江大学
Abstract: 本发明提供一种电容隔离器及其制备方法,属于半导体制造技术领域。该电容隔离器制备方法包括:分别制备隔离电容芯片、发射机芯片和接收机芯片,发射机芯片和/或接收机芯片设置有硅通孔;将发射机芯片和接收机芯片分别与隔离电容芯片进行键合,得到电容隔离器。使电容器的耐压性能不再受制于集成电路后端金属互联层的厚度,提高了电容器耐压,可以避免在金属间绝缘层的沉积过程中对硅衬底产生较大的机械应力,降低了衬底弯曲或碎裂和器件失效的风险,从而提高了器件的可靠性。通过将传统的二维集成电路转变为三维集成电路,提高芯片面积率用率,提供了更优的电路连接,降低应力引发器件失效的风险,提高器件可靠性。
-
公开(公告)号:CN118011175B
公开(公告)日:2024-06-28
申请号:CN202410420863.8
申请日:2024-04-09
Applicant: 北京智芯微电子科技有限公司 , 国网山西省电力公司电力科学研究院
IPC: G01R31/26
Abstract: 本发明提供一种晶体管器件缺陷分析方法及系统,涉及半导体器件检测领域。分析方法包括:搭建缺陷检测平台,并检测缺陷检测样品的初始瞬态电容;其中,缺陷检测样品包括在衬底上形成的多个晶体管器件,晶体管器件具有金属/氧化物/半导体层叠结构,每一晶体管器件的栅极通过梳状导电结构连接至第一引脚,缺陷检测样品的衬底连接至第二引脚;搭建电磁干扰平台,并对缺陷检测样品进行电磁干扰;检测损伤瞬态电容;基于初始瞬态电容确定初始缺陷能级和初始缺陷浓度,基于损伤瞬态电容确定损伤缺陷能级和损伤缺陷浓度;确定缺陷检测样品的电磁损伤程度。通过本发明提供的分析方法,能够探测晶体管器件的微观缺陷,准确测量晶体管器件的缺陷能级。
-
公开(公告)号:CN117276349B
公开(公告)日:2024-04-12
申请号:CN202311569965.8
申请日:2023-11-23
Applicant: 北京智芯微电子科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L29/423 , H01L21/336 , H01L27/02
Abstract: 本申请公开了一种抗辐射动态阈值调制半导体器件、工艺、电路及芯片,属于半导体技术领域。抗辐射动态阈值调制半导体器件包括顺次层叠的衬底、底栅层、底栅介质层、外延层、顶栅介质层和顶栅层,外延层包括沿横向依次排布的源区、体区、漂移区和漏区,底栅层位于体区和漂移区的正下方,顶栅层位于体区和漂移区的正上方,底栅层和顶栅层在体区和漂移区内形成方向相反的电场。在器件开态时,导电沟道形成于器件内部,远离器件表面,从而不易受外界辐射干扰,器件更稳定;此外,通过采用双栅结构,能够通过器件设计,双栅动态调控获得电路所需的不同阈值电压,从而节约了调整工艺参数及工序的成本。
-
-
-
-
-
-
-
-
-