公开(公告)号：CN113067565B

公开(公告)日：2024-03-12

申请号：CN202110216369.6

申请日：2021-02-26

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 程新红 ,  刘天天

IPC: H03K17/082 ,  H03K17/16

Abstract: 本发明涉及一种针对SiC MOSFET消隐时间可调的抗干扰短路保护电路，包括：Vds监测模块，用于监测SiC MOSFET的源漏电压Vds；Vds比较模块，用于将监测到的源漏电压Vds与阈值进行比较，并输出逻辑信号，还包括：寄存器模块，用于存储所述逻辑信号；时钟产生模块，与所述寄存器模块相连，用于产生所述寄存器模块的所需的工作时钟信号；消隐时间配置模块，与所述寄存器模块相连，用于调节所述寄存器模块的有效位数和工作时钟频率；逻辑处理模块，用于根据所述寄存器模块中存储的逻辑信号，在发生短路时输出短路保护信号。本发明能够调整消隐时间，且具有较强的抗干扰能力。

公开(公告)号：CN117478111A

公开(公告)日：2024-01-30

申请号：CN202311426523.8

申请日：2023-10-31

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 程新红 ,  周学通 ,  郑理 ,  俞跃辉

IPC: H03K17/041 ,  H03K17/687

Abstract: 本发明涉及一种用于氮化镓功率器件的快速驱动电路，包括低速支路和高速支路，所述低速支路和高速支路的输入端均与驱动芯片的输出端相连，输出端均与被控氮化镓功率器件的栅极相连，所述高速支路在开关切换时作为主导支路以实现所述被控氮化镓功率器件的快速开关；所述低速支路在即将进入稳态时作为主导支路以实现所述被控氮化镓功率器件的低栅压振荡。本发明能够同时实现高速开关和低栅压振荡。

公开(公告)号：CN113422517B

公开(公告)日：2022-09-23

申请号：CN202110677108.4

申请日：2021-06-18

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 程新红 ,  周学通

IPC: H02M3/335

Abstract: 本发明涉及一种宽输出范围的高能效双向DC/DC变换器，包括依次连接的原边全桥电路、谐振电路、变压器和副边全桥电路，所述谐振电路包括第一谐振电感、第二谐振电感和谐振电容；所述第一谐振电感的一端与所述原边全桥电路的第一输出端相连，另一端与所述第二谐振电感的一端相连；所述第二谐振电感的另一端与所述变压器原边侧的第一端相连，所述谐振电容的一端与所述第一谐振电感的另一端相连，另一端与所述变压器原边侧的第二端相连，所述谐振电容的另一端还与所述原边全桥电路的第二输出端相连；所述第一谐振电感和第二谐振电感的电感值相同。本发明双向均可实现软开关，并能够提高双向DC/DC变换器的功率密度。

公开(公告)号：CN111739799B

公开(公告)日：2021-10-26

申请号：CN202010553375.6

申请日：2020-06-17

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 程新红 ,  刘晓博 ,  郑理 ,  俞跃辉

IPC: H01L21/335 ,  H01L29/778 ,  H01L29/10

Abstract: 本发明涉及一种硅基氮化镓微波器件及制备方法，包括：将衬底预处理，沉积第一层钝化层；刻蚀，形成凹槽，然后沉积源极和漏极欧姆接触金属，并退火形成欧姆接触；对器件刻蚀；在第一层钝化层及欧姆接触上进行第二层钝化层的淀积，随后对第一层钝化层和第二层钝化层进行刻蚀，预处理后沉积栅极金属；在器件表面沉积第三层钝化层，退火，然后刻蚀，沉积加厚金属；沉积第四层钝化，将需要制版连线部位上的钝化层刻蚀，漏出加厚金属，并制备连线。该方法简单、易操作、成本低廉，能够有效减小器件漏电。

公开(公告)号：CN110350026B

公开(公告)日：2020-12-01

申请号：CN201910634642.X

申请日：2019-07-15

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 徐大伟 ,  程新红 ,  刘天天 ,  黄晓义

IPC: H01L29/06 ,  H01L23/64 ,  H01L21/762

Abstract: 本发明公开了一种基于SOI衬底的电容隔离结构及其制备方法，所述结构包括：SOI硅片，包括依次叠加的衬底硅、埋氧层和顶层硅；顶层硅包括第一硅岛和第二硅岛，第一硅岛用于制备低压端电路，第二硅岛用于制备高压端电路；隔离槽，设置在第一硅岛和第二硅岛之间；所述隔离槽的底部设置屏蔽层，所述屏蔽层上设置屏蔽介质层，所述屏蔽介质层上设置隔离电容下极板，所述隔离电容下极板与第一硅岛电连接；第一介质层，覆盖隔离电容下极板、第一硅岛和第二硅岛；第二介质层，设置在第一介质层上，第二介质层的顶部设置隔离电容上极板，隔离电容上极板与第二硅岛电连接，本发明无需额外的厚膜介质工艺，实现单芯片高压隔离，节约了成本和制备流程。

公开(公告)号：CN107507829B

公开(公告)日：2020-11-06

申请号：CN201710661954.0

申请日：2017-08-04

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 程新红 ,  王谦 ,  李静杰 ,  郑理 ,  沈玲燕 ,  张栋梁 ,  顾子悦 ,  钱茹 ,  俞跃辉

IPC: H01L27/06 ,  H01L29/24 ,  H01L21/8234

Abstract: 本发明提供一种基于界面钝化层的MOS电容器及其制备方法，制备包括：提供一重掺杂的衬底，并于衬底一表面上形成轻掺杂的外延层；于外延层内形成欧姆接触区；于外延层表面形成界面钝化层，并于界面钝化层表面形成栅结构，于结构表面形成表面钝化层，并于表面钝化层内形成第一窗口及第二窗口；制作栅极金属电极、第一欧姆接触电极及第二欧姆接触电极。通过上述方案，本发明对MOS电容器的界面进行了优化，在栅介质层与外延层之间引入了界面钝化层，可消除MOS器件界面处不利的界面层，降低了界面密度和界面陷阱，制备方法简单，效果显著，提供了一种有效提高栅介质层与碳化硅界面特性的途径，具有广泛的应用前景。

公开(公告)号：CN111739801A

公开(公告)日：2020-10-02

申请号：CN202010574731.2

申请日：2020-06-22

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 郑理 ,  游晋豪 ,  程新红 ,  俞跃辉

IPC: H01L21/335 ,  H01L29/778 ,  H01L29/10 ,  H01L29/06

Abstract: 本发明涉及一种SOI基p-GaN增强型GaN功率开关器件的制备方法，包括：栅介质生长；栅金属生长；刻蚀以制作栅电极；生长第一层钝化层；源漏区欧姆接触；离子注入；生长第二层钝化层；打开源漏窗口；第一深槽刻蚀，第二深槽刻蚀。该方法中p-GaN带来的器件可控性、稳定性优势和SOI带来的器件单片隔离优势有助于实现GaN单片集成半桥电路，大大减少了寄生电感和die的面积，推动了功率开关器件的集成化和小型化。

公开(公告)号：CN111739800A

公开(公告)日：2020-10-02

申请号：CN202010573844.0

申请日：2020-06-22

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 郑理 ,  游晋豪 ,  程新红 ,  俞跃辉

IPC: H01L21/335 ,  H01L29/778 ,  H01L29/423 ,  H01L27/12

Abstract: 本发明涉及一种SOI基凹栅增强型GaN功率开关器件的制备方法，包括：第一次钝化；源漏区欧姆接触；离子注入；刻蚀凹栅区域；生长栅介质层和栅金属；第二次钝化；打开源漏窗口；第一次深槽刻蚀；第二次深槽刻蚀。该方法制备的凹栅结构带来的工艺相对简单、栅漏电流小的优势和SOI材料带来的器件单片隔离优势为实现GaN单片集成半桥电路奠定了坚实的基础，为GaN功率器件的发展提供了新方向。

公开(公告)号：CN110262614B

公开(公告)日：2020-06-23

申请号：CN201910634838.9

申请日：2019-07-15

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 徐大伟 ,  程新红 ,  徐超 ,  李新昌

IPC: G05F1/567

Abstract: 本发明公开了一种基准电压温度系数修调方法、装置及终端，所述的方法包括：获取第一修调电阻的第一码值和第二修调电阻的第二码值；获取第一码值的温度特性曲线的斜率、第二码值的温度特性曲线的斜率以及第一码值和第二码值之间数值的差值；根据第一码值的温度特性曲线的斜率、第二码值的温度特性曲线的斜率以及第一码值和第二码值之间的数值的差值，获得修调步长；获得第一预设斜率值，并根据第一预设斜率值和修调步长，以及第一码值的温度特性曲线的斜率或第二码值的温度特性曲线的斜率，获得与第一预设斜率值对应的理论码值，理论码值为正数；根据理论码值获得最低温度系数的码值；基于最低温度系数的码值，对每一个芯片的温度系数进行修调。

公开(公告)号：CN107564964B

公开(公告)日：2020-03-31

申请号：CN201710711410.0

申请日：2017-08-18

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 程新红 ,  王谦 ,  郑理 ,  沈玲燕 ,  张栋梁 ,  顾子悦 ,  钱茹 ,  俞跃辉

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: 本发明提供一种沟槽型MOSFET功率器件及其制作方法，所述制作方法包括：1）提供一衬底，于所述衬底的表面形成外延层；2）于所述外延层中刻蚀出环形沟槽；3）于所述环形沟槽内侧形成环形阱区，于所述环形阱区中形成源区和重掺杂区；4）依次形成栅介质层和栅极；5）形成钝化层；6）形成环形窗口，于所述环形窗口内形成源极欧姆接触层，于所述衬底底部表面形成漏极欧姆接触层；7）刻蚀出栅极窗口；8）分别制作栅极电极、源极电极和漏极电极。本发明通过把最高电场拉入器件体内，解决现有技术中因为电场强度太大导致器件被过早击穿的问题，从而提高器件可靠性，保证电路及设备安全，同时能帮助提高电能利用率以及实现电子电力装置的小型化。