-
公开(公告)号：CN105871536A
公开(公告)日：2016-08-17
申请号：CN201610422789.9
申请日：2016-06-14
Applicant: 东南大学
CPC classification number: H04L9/003 , H04L9/0631
Abstract: 本发明公开了一种基于随机延时的面向AES算法的抗功耗攻击方法，在AES算法中添加随机数发生器和随机延时模块，在寄存器与轮操作模块之间提供多条不同延时的路径，并通过随机数发生器产生的随机数来随机选择一条路径，使得轮操作模块产生功耗的时间点在一个时钟周期中趋于随机化。本方法有效降低了AES算法中基于汉明重量的假设功耗和实际功耗轨迹的相关性，可以有效抵抗基于汉明重量模型的功耗攻击。
-
公开(公告)号：CN105677582A
公开(公告)日：2016-06-15
申请号：CN201610098958.8
申请日：2016-02-24
Applicant: 东南大学
IPC: G06F12/0811 , G06F12/0884
CPC classification number: G06F12/0811 , G06F12/0884
Abstract: 本发明公开了一种基于大规模嵌入式粗粒度可重构系统配置多模式传输的可控缓存实现方法，其包括系统总线、配置信息总线、外部存储器、片外存储接口、中断控制器、微处理器、共享存储器(即第三级配置缓存控制器)、多可重构处理器、片内外数据传输控制器、片外配置信息存储器、处理单元重构控制器，该处理方法在原有的缓存结构上增加了层次化多模式的配置传输控制器，控制可重构处理器进行配置的传输。本发明通过缓存控制器层次化结构优化了存储资源利用率，且通过多模式传输降低了配置管理复杂度。
-
公开(公告)号：CN105611302A
公开(公告)日：2016-05-25
申请号：CN201511017575.5
申请日：2015-12-29
Applicant: 东南大学—无锡集成电路技术研究所
Abstract: 本发明提供一种基于粗粒度可重构系统的二维离散小波变换实现方法，包括：将二维离散小波变换算法分成行变换算法和列变换算法，然后将行变化算法和列变换算法转化为并行化的数据控制流图，确定数据输入输出方式和数据组织结构，并将并行化的数据控制流图映射到不同的处理单元阵列中，行变换和列变换间的中间结果数据通过共享存储器进行缓存，以实现二维离散小波变换算法。采用可重构系统技术来实现二维离散小波变换算法，以达到高效性和灵活性两者的平衡，不仅能达到二维离散小波变换的数据计算的性能要求，还能根据需要调整小波基和长度，有利于算法的进一步开发和升级。通过采用可重构技术来实现的离散小波变换算法，兼具灵活性和高性能优势。
-
公开(公告)号：CN105335331A
公开(公告)日：2016-02-17
申请号：CN201510886219.0
申请日：2015-12-04
Applicant: 东南大学
IPC: G06F15/78
CPC classification number: G06F15/7867
Abstract: 本发明公开了一种基于大规模粗粒度可重构处理器的SHA256实现方法及系统，其包括：先进先出寄存器组组、通用寄存器堆、算术逻辑单元、比特置换网络、字节置换网络以及数据载入单元和数据输出单元。该方法针对SHA256方法，通过将多轮迭代在可重构处理器中部分展开和中间结果数据缓存的方式进行优化和加速。
-
公开(公告)号：CN104933008A
公开(公告)日：2015-09-23
申请号：CN201510355175.9
申请日：2015-06-24
Applicant: 东南大学
IPC: G06F15/16
Abstract: 本发明公开了一种可重构系统和可重构阵列结构及其应用，包括：输入和输出单元，通过二者使数据在计算阵列的行结构之间传递；计算单元行，由多个算术逻辑单元组成，算术逻辑单元接受配置，实现相应计算功能；互连单元，由行输入多路选择器和置换网络构成，行输入多路选择器负责选择输入送到置换网络，置换网络负责对输入按任意无重复模式进行置换并输出；查找表单元，根据每行可重构单元的输出结果进行查表操作，将查表结果输出至下一行。本发明提供了一种适用于分组密码算法的可重构阵列结构，可以降低流水线深度，提高硬件资源利用率，从而优化分组密码算法中的置换操作，实现分组密码算法的高效处理。
-
Patent Agency Ranking
公开(公告)号：CN104035903A
公开(公告)日：2014-09-10
申请号：CN201410313092.9
申请日：2014-07-02
Applicant: 东南大学
IPC: G06F13/38
Abstract: 该发明提供了一种基于可重构技术的二维数据访问动态自适应方法。该方法所涉及的硬件包括由外部数据传输单元、数据输入缓存、数据输出缓存构成的可重构处理单元，外部存储器接口和外部存储器构成的一个外部访存接口系统。具体过程为在读或写数据情况下，可重构阵列外部数据传输单元根据可重构处理单元当前的数据访问请求将其转换为以目标位为单位的数据访问或写数据操作，然后将转换后的数据访问或写数据请求提交给外部存储器接口，最后经由外部数据传输单元将其从外部存储器接口返回的目标位数据中抽取所需要的部分，提交给可重构处理单元使用。通过该大大提高可重构处理单元与外部存储之间的访存效率。
-
公开(公告)号：CN103970720A
公开(公告)日：2014-08-06
申请号：CN201410241289.6
申请日：2014-05-30
Applicant: 东南大学
IPC: G06F17/16
Abstract: 本发明公开了一种基于大规模粗粒度嵌入式可重构系统及其处理方法，其包括：系统总线、配置总线、嵌入式微处理器、数据存储器、可重构处理器、重构控制器、中断控制器和直接存储器访问控制器。该方法针对常用的矩阵求逆算法，在可重构处理器中设计了4个特殊的可重构阵列和一个片上数据传输单元，通过将矩阵求逆算法映射到包含多个基本运算的可重构阵列上，提高运算并行度，从而提升运算效率。同时，通过片上数据传输网络优化了阵列间的数据交换。
-
公开(公告)号：CN103761072A
公开(公告)日：2014-04-30
申请号：CN201410046664.1
申请日：2014-02-10
Applicant: 东南大学
IPC: G06F9/30
Abstract: 本发明公开了一种粗粒度可重构层次化的阵列寄存器文件结构，包括全局寄存器文件、本地寄存器文件和分布式寄存器文件。全局寄存器文件：作为连接系统控制内核和可重构阵列的共享寄存器，不仅满足系统对可重构架构调用时的参数传递问题，而且作为阵列上每个单元都可以连接的寄存器，拥有可重构阵列中最大的扇出系数；本地寄存器文件：作为重构处理单元的私有寄存器，数据仅供自己使用；分布式寄存器文件：作为可重构阵列内部分重构计算单元数据寄存和传输通道。本发明通过层次化的可重构阵列寄存器文件结构设计，解决可重构计算过程中阵列数据的寄存和传输问题，提高阵列中数据变量存储效率和可重构计算性能。
-
公开(公告)号：CN103488585A
公开(公告)日：2014-01-01
申请号：CN201310451404.8
申请日：2013-09-27
Applicant: 东南大学
Abstract: 本发明公开一种用于实现可重构系统中配置信息缓存更新的控制器，包括配置信息缓存单元，片外存储接口模块和缓存控制单元；配置信息缓存单元：用于缓存一段时间内可能被某个或某几个可重构阵列使用的配置信息；片外存储接口模块：用于从外部存储器中读取配置信息发送到上述配置信息缓存单元中；缓存控制单元：用于控制可重构阵列的重构过程，包括将算法应用中的各个子任务映射到某个可重构阵列上，以及设置配置信息缓存单元的优先级策略，并根据LRU_FRQ替换策略对配置信息缓存单元中的配置信息进行替换。并提供了实现可重构系统中配置信息缓存更新的方法，采用LRU_FRQ替换策略更新缓存，改变了传统的更新配置信息缓存方式，提高了可重构系统的动态重构效率。
-
公开(公告)号：CN103019657A
公开(公告)日：2013-04-03
申请号：CN201210584470.8
申请日：2012-12-31
Applicant: 东南大学
IPC: G06F9/38
Abstract: 本发明公开了一种支持数据预取与重用的可重构系统，包括可重构阵列、数据预取与重用模块和数据流控制模块。数据预取与重用模块可以记录数据流访问行为，采用动态自启发的预取方法，同时结合传统的数据重用方法，能够实现如下两种访存管理方式：比较最近两次访存地址，动态计算得到预取地址，在数据传输的空隙，实现数据预取操作；缓存现有数据和预取数据，并判断最新的访存数据是否在重用数据空间，直接反馈缓存的数据。本发明可以达到良好的访存效率，同时可以避免复杂的硬件实现和对编译器的复杂要求。
-
-
-
-
-
-
-
-
-
Search Results
148
records
(took 0.062 seconds)
