-
公开(公告)号：CN104933008B
公开(公告)日：2018-12-14
申请号：CN201510355175.9
申请日：2015-06-24
Applicant: 东南大学
IPC: G06F15/16
Abstract: 本发明公开了一种可重构系统和可重构阵列结构及其应用，包括：输入和输出单元，通过二者使数据在计算阵列的行结构之间传递；计算单元行，由多个算术逻辑单元组成，算术逻辑单元接受配置，实现相应计算功能；互连单元，由行输入多路选择器和置换网络构成，行输入多路选择器负责选择输入送到置换网络，置换网络负责对输入按任意无重复模式进行置换并输出；查找表单元，根据每行可重构单元的输出结果进行查表操作，将查表结果输出至下一行。本发明提供了一种适用于分组密码算法的可重构阵列结构，可以降低流水线深度，提高硬件资源利用率，从而优化分组密码算法中的置换操作，实现分组密码算法的高效处理。
-
-
-
公开(公告)号：CN104915213A
公开(公告)日：2015-09-16
申请号：CN201510346718.0
申请日：2015-06-19
Applicant: 东南大学
IPC: G06F9/44 , G05B19/414
Abstract: 本发明公开了一种可重构系统的局部重构控制器，其包括：多个可重构计算阵列块控制器和与之配套的块数据流图配置信息。整个可重构系统可被拆分为多个可重构阵列块和块控制单元，其中每个可重构阵列块中包含若干计算阵列行，每个块控制单元中包含一个计算阵列块控制器。计算阵列块控制器负责可重构计算阵列计算资源的控制流配置信息的解析，并根据时序配置信息控制可重构阵列块中每行的数据流图执行过程。不同可重构计算阵列块控制器分别独立控制对应可重构阵列块的数据流向。本发明支持多种数据流控制方式，支持多数据多地址间隔输入与输出，保障了可重构系统读写数据和配置系统的灵活性，提高了可重构系统的性能。
-
公开(公告)号：CN104915213B
公开(公告)日：2018-05-18
申请号：CN201510346718.0
申请日：2015-06-19
Applicant: 东南大学
IPC: G06F9/44 , G05B19/414
Abstract: 本发明公开了一种可重构系统的局部重构控制器，其包括：多个可重构计算阵列块控制器和与之配套的块数据流图配置信息。整个可重构系统可被拆分为多个可重构阵列块和块控制单元，其中每个可重构阵列块中包含若干计算阵列行，每个块控制单元中包含一个计算阵列块控制器。计算阵列块控制器负责可重构计算阵列计算资源的控制流配置信息的解析，并根据时序配置信息控制可重构阵列块中每行的数据流图执行过程。不同可重构计算阵列块控制器分别独立控制对应可重构阵列块的数据流向。本发明支持多种数据流控制方式，支持多数据多地址间隔输入与输出，保障了可重构系统读写数据和配置系统的灵活性，提高了可重构系统的性能。
-
Patent Agency Ranking
公开(公告)号：CN103455367B
公开(公告)日：2016-11-16
申请号：CN201310338040.2
申请日：2013-08-05
Applicant: 东南大学
Abstract: 本发明公开了一种用于实现可重构系统中多任务调度的管理单元和方法，包括任务生成模块、任务解析模块和任务发送接口模块；所述任务生成模块：用于生成可重构阵列的任务，包括配置可重构阵列功能的配置信息、配置数据流的配置信息、相应的目标可重构阵列编号以及任务编号；所述任务解析模块：用于缓存并解析任务中包含的目标可重构阵列编号及任务编号；所述任务发送接口模块：用于传送任务给相应的可重构阵列，当任务解析模块中发现任务的目标可重构阵列相同时，将该任务同时发送给多个可重构阵列。本发明提高复杂的可重构系统动态重构效率。
-
公开(公告)号：CN104615439A
公开(公告)日：2015-05-13
申请号：CN201510079756.4
申请日：2015-02-13
Applicant: 东南大学
IPC: G06F9/44
Abstract: 本发明公开了一种可重构系统的配置控制器，其包括：配置信息存储器，由配置包存储器和配置组存储器构成，其中配置包包括配置组的索引序列和任务控制信息，配置组对应可重构系统中计算阵列的不同模块的配置码，不同配置组具有不同的索引；配置解析器，用于解析配置包，生成任务的配置信息，通过配置信息完成配置控制器对计算阵列的控制。本发明提供了用于实现大规模可重构系统中计算阵列局部重构的配置控制器结构，减少了可重构系统的配置信息存储容量和配置调度时间，提高了可重构系统的性能。
-
公开(公告)号：CN104933008A
公开(公告)日：2015-09-23
申请号：CN201510355175.9
申请日：2015-06-24
Applicant: 东南大学
IPC: G06F15/16
Abstract: 本发明公开了一种可重构系统和可重构阵列结构及其应用，包括：输入和输出单元，通过二者使数据在计算阵列的行结构之间传递；计算单元行，由多个算术逻辑单元组成，算术逻辑单元接受配置，实现相应计算功能；互连单元，由行输入多路选择器和置换网络构成，行输入多路选择器负责选择输入送到置换网络，置换网络负责对输入按任意无重复模式进行置换并输出；查找表单元，根据每行可重构单元的输出结果进行查表操作，将查表结果输出至下一行。本发明提供了一种适用于分组密码算法的可重构阵列结构，可以降低流水线深度，提高硬件资源利用率，从而优化分组密码算法中的置换操作，实现分组密码算法的高效处理。
-
公开(公告)号：CN103488585A
公开(公告)日：2014-01-01
申请号：CN201310451404.8
申请日：2013-09-27
Applicant: 东南大学
Abstract: 本发明公开一种用于实现可重构系统中配置信息缓存更新的控制器，包括配置信息缓存单元，片外存储接口模块和缓存控制单元；配置信息缓存单元：用于缓存一段时间内可能被某个或某几个可重构阵列使用的配置信息；片外存储接口模块：用于从外部存储器中读取配置信息发送到上述配置信息缓存单元中；缓存控制单元：用于控制可重构阵列的重构过程，包括将算法应用中的各个子任务映射到某个可重构阵列上，以及设置配置信息缓存单元的优先级策略，并根据LRU_FRQ替换策略对配置信息缓存单元中的配置信息进行替换。并提供了实现可重构系统中配置信息缓存更新的方法，采用LRU_FRQ替换策略更新缓存，改变了传统的更新配置信息缓存方式，提高了可重构系统的动态重构效率。
-
公开(公告)号：CN103488585B
公开(公告)日：2016-03-16
申请号：CN201310451404.8
申请日：2013-09-27
Applicant: 东南大学
IPC: G06F12/122 , G06F9/445
Abstract: 本发明公开一种用于实现可重构系统中配置信息缓存更新的控制器，包括配置信息缓存单元，片外存储接口模块和缓存控制单元；配置信息缓存单元：用于缓存一段时间内可能被某个或某几个可重构阵列使用的配置信息；片外存储接口模块：用于从外部存储器中读取配置信息发送到上述配置信息缓存单元中；缓存控制单元：用于控制可重构阵列的重构过程，包括将算法应用中的各个子任务映射到某个可重构阵列上，以及设置配置信息缓存单元的优先级策略，并根据LRU_FRQ替换策略对配置信息缓存单元中的配置信息进行替换。并提供了实现可重构系统中配置信息缓存更新的方法，采用LRU_FRQ替换策略更新缓存，改变了传统的更新配置信息缓存方式，提高了可重构系统的动态重构效率。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.017 seconds)
