-
公开(公告)号：CN114553425A
公开(公告)日：2022-05-27
申请号：CN202210190909.2
申请日：2022-02-25
Applicant: 东南大学
Abstract: 本发明提出了一种基于高性能模逆的椭圆曲线数字签名硬件实现方法及系统，并实现完整的椭圆曲线数字签名硬件方案。系统包括三部分：签名验签控制模块，标量乘模块，底层模运算控制器。该方法通过改良扩展欧几里得算法使其符合硬件电路运算的特点，避免了硬件中的减法和大数比较开销，且无需蒙哥马利模逆中的多次奇偶移位判断，具有高性能、低硬件开销的特点。该方法将点加、倍点、模乘运算、模加运算、模减运算、模逆运算等底层运算集合，供更高层模块调用，结合该方法中的改良模逆算法，实现整个系统底层资源共享，提高计算效率，在较低的硬件开销下实现高性能椭圆曲面数字签名与验签系统。
-
公开(公告)号：CN105978553A
公开(公告)日：2016-09-28
申请号：CN201610395870.2
申请日：2016-06-06
Applicant: 东南大学
IPC: H03K19/0944
CPC classification number: H03K19/0944
Abstract: 一种高速输出驱动器电路，包括前置驱动级和功率管驱动级，其特征在于：从前置驱动级的输入端IN到功率管驱动级的输出OUT之间，驱动器电路采用了信号路径的多样化技术及分布式和加权开关驱动技术，信号从输入到输出通过两条不同传输路径传输，在前置驱动级中采用两组大、小尺寸不同的缓冲器组合，在功率管驱动级中采用与前置驱动级中缓冲器对应的两组大、小尺寸不同的输出晶体管组合，两组输出晶体管的输出端并行连接，前置驱动级按顺序激活输出驱动级的晶体管，以实现在不减小输出驱动器电流驱动能力的同时减小传输延时并减小输出信号从一个逻辑状态转换为另一个逻辑状态时输出电流的变化率di/dt。
-
公开(公告)号：CN105590958B
公开(公告)日：2018-06-19
申请号：CN201510965034.9
申请日：2015-12-21
Applicant: 东南大学
IPC: H01L29/06 , H01L29/40 , H01L29/739 , H01L21/331
Abstract: 一种双沟槽高压屏蔽的横向绝缘栅双极器件及其制备方法，包括：P型衬底，埋氧层，N型外延层，在N型外延层中设有P型体区和N型缓冲层，在P型体区内设有P型发射极和N型发射极，N型发射极上方设有多晶硅栅，多晶硅栅上设有金属连接多晶硅栅至结构外围的输入\输出，在N型缓冲层中设有P型集电极，N型缓冲层上方有多晶硅场板，多晶硅场板上连有栅极金属，P型体区三面包围着N型缓冲层，留有一面的间断，P型集电极连有集电极金属连线，在集电极金属连线之下靠近结构边缘设有沟槽，沟槽内掺有介质，在整个结构外包围有沟槽，沟槽内掺有介质。所述高压互连线屏蔽结构靠近集电极的沟槽下方不与埋氧层接触，留有空隙。
-
公开(公告)号：CN103761075B
公开(公告)日：2017-01-25
申请号：CN201410046567.2
申请日：2014-02-10
Applicant: 东南大学
Abstract: 本发明公开了一种粗粒度动态可重构数据规整控制单元结构，其数据流控制模块包括三个部分：矢量加载模块，矢量移相模块，解包分发模块。三个模块通过双缓冲寄存器实现多层次的复合两级流水线，并通过硬件握手实现流水线的同步。其中，矢量加载模块通过动态重构配置实现对不同数据地址空间的访问，完成数据从存储器到矢量数据寄存器文件的加载。矢量移相模块通过动态可重构配置的方式实现对数据流的移位，拼接等操作，输出数据写入矢量相移寄存器文件。解包分发模块通过配置实现寄存器数据的分发操作，满足阵列对计算数据并发输入的需求。这种粗粒度动态可重构数据规整控制单元结构有效解决了数据加载过程中的非对齐存取和数据规整的问题。
-
公开(公告)号：CN103761075A
公开(公告)日：2014-04-30
申请号：CN201410046567.2
申请日：2014-02-10
Applicant: 东南大学
Abstract: 本发明公开了一种粗粒度动态可重构数据规整控制单元结构，其数据流控制模块包括三个部分：矢量加载模块，矢量移相模块，解包分发模块。三个模块通过双缓冲寄存器实现多层次的复合两级流水线，并通过硬件握手实现流水线的同步。其中，矢量加载模块通过动态重构配置实现对不同数据地址空间的访问，完成数据从存储器到矢量数据寄存器文件的加载。矢量移相模块通过动态可重构配置的方式实现对数据流的移位，拼接等操作，输出数据写入矢量相移寄存器文件。解包分发模块通过配置实现寄存器数据的分发操作，满足阵列对计算数据并发输入的需求。这种粗粒度动态可重构数据规整控制单元结构有效解决了数据加载过程中的非对齐存取和数据规整的问题。
-
Patent Agency Ranking
公开(公告)号：CN116842882A
公开(公告)日：2023-10-03
申请号：CN202310741602.1
申请日：2023-06-21
Applicant: 东南大学
IPC: G06F30/3312 , G06F30/367 , G06F18/27 , G06N3/042 , G06N3/0442 , G06N3/0455 , G06N3/0464 , G06N3/084 , G06N3/088 , G06N3/096 , G06F119/04 , G06F119/12
Abstract: 本发明提出了一种基于深度学习的时变负载下标准单元老化时序预测方法，并实现端到端标准单元老化时序、预测流程。分析标准单元受老化影响下的单元拓扑问题以及时变工作负载问题。根据标准单元受老化存在的高维相关性，首先采用了基于图卷积神经网络、的单元拓扑信息抽取方法，使用多图汇聚编码方法有效表示图结构。其次采用Transformer网络的自注意力机制提取工作负载中各元素对老化的贡献值，解决实际环境中电路工作负载时变的表征问题。基于以上模型，采用多门控混合专家、框架搭建老化标准单元时序、预测模型的联合建模方法。对于老化的标准单元特征捕捉完备，对实现高精度的老化时序分析预测以及设计高鲁棒性电路具有重要意义。
-
公开(公告)号：CN116151324A
公开(公告)日：2023-05-23
申请号：CN202310177071.8
申请日：2023-02-28
Applicant: 东南大学
IPC: G06N3/0464 , G06N3/049 , G06N3/08 , G06N3/063
Abstract: 本发明提出了一种基于图神经网络的RC互连延时预测方法，本方法根据SPEF寄生参数网表，首先基于DFS(DepthFirstSearch)算法搜索得到若干RC路径，并将每条RC路径进行图表示，其中RC路径中的节点对应图的节点，节点之间的连接关系对应图的边，对地电容值、耦合电阻值分别定义为图的节点属性和边属性；然后再经由基于图卷积神经网络的推理框架进行延时推理得到结果。该方法包括两个部分：SPEF解析模块，图神经网络网络预测模块。相比使用Elmore模型和D2M模型，使用合适的图神经网络对RC路径进行图建模，可以更加快速并且准确地预测RC互连线的延时，及早发现时序违例，缩短收敛时间。
-
公开(公告)号：CN114818559A
公开(公告)日：2022-07-29
申请号：CN202210621689.4
申请日：2022-06-01
Applicant: 东南大学
IPC: G06F30/33 , G06F30/337 , G06F119/04 , G06F119/12
Abstract: 本发明提出了一种NBTI和工艺波动影响下的门级延时机器学习预测方法，本方法分析了门单元延时在工艺波动影响下的延时分布特征，并同时考虑了NBTI带来的影响。根据门单元延时分布的复杂特征，本方法采用了高斯过程回归(GaussianProcessRegression,GPR)捕捉多种影响门延时的因素并预测出最终的门级单元延时分布。相比较显式地写出计算表达式，利用合适核函数的高斯过程回归算法可以更准确捕捉其之间的关系，得到更准确的门级延时统计特征值，对于流片成功和设计鲁棒性更高的集成电路具有重要意义。
-
公开(公告)号：CN105846678B
公开(公告)日：2018-04-24
申请号：CN201610179549.0
申请日：2016-03-25
Applicant: 东南大学
IPC: H02M3/158
Abstract: 一种单电感多输出开关电源变换器的次环控制系统，在次环控制系统中，各次环控制支路中采用内部设有上门限电压VH和下门限电压VL的迟滞比较器取代传统次环误差放大器和次环PWM比较器，各次环控制支路迟滞比较器的输入分别为n‑1个差模电压Vfbi(i＝1，2，…n‑1)，Vfbi分别与上门限电压VH和下门限电压VL进行比较，当Vfbi低于下门限电压VL时，占空比控制信号PWM为高电平，相应输出支路中的次级功率开关管打开；当Vfbi高于上门限电压VH时，占空比控制信号PWM为低电平，相应输出支路中的次级功率开关管关断，从而实现通过迟滞比较器快速调节次级占空比信号。
-
公开(公告)号：CN105846678A
公开(公告)日：2016-08-10
申请号：CN201610179549.0
申请日：2016-03-25
Applicant: 东南大学
IPC: H02M3/158
CPC classification number: H02M3/1584
Abstract: 一种单电感多输出开关电源变换器的次环控制系统，在次环控制系统中，各次环控制支路中采用内部设有上门限电压VH和下门限电压VL的迟滞比较器取代传统次环误差放大器和次环PWM比较器，各次环控制支路迟滞比较器的输入分别为n?1个差模电压Vfbi(i＝1，2，…n?1)，Vfbi分别与上门限电压VH和下门限电压VL进行比较，当Vfbi低于下门限电压VL时，占空比控制信号PWM为高电平，相应输出支路中的次级功率开关管打开；当Vfbi高于上门限电压VH时，占空比控制信号PWM为低电平，相应输出支路中的次级功率开关管关断，从而实现通过迟滞比较器快速调节次级占空比信号。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.016 seconds)
