-
公开(公告)号：CN115146579B
公开(公告)日：2025-04-15
申请号：CN202210832373.X
申请日：2022-07-14
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06F30/392 , G06F30/394 , G06F30/396 , G06F30/398 , G06F30/27 , G06N3/0455 , G06N3/084 , G06F115/06 , G06F119/12
Abstract: 本发明公开了一种数字集成电路布线后路径延时预测方法。首先，通过商用物理设计工具和静态时序分析工具对电路进行物理设计和静态时序分析，提取电路布线前路径的时序和物理信息作为预测模型的输入特征，然后利用transformer网络捕获路径中各级单元的时序和物理相关性，并利用残差预测结构对布线后路径延时预测值进行校准，最终输出布线后路径延时预测值。与传统静态时序分析流程相比，本发明可以在布线前准确且高效地预测布线后路径延时，从而有效指导电路布线前设计与优化，对于加速数字集成电路设计流程具有重要意义。
-
公开(公告)号：CN115017850A
公开(公告)日：2022-09-06
申请号：CN202210697638.X
申请日：2022-06-20
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06F30/337 , G06K9/62 , G06N3/04 , G06F119/06
Abstract: 本发明公开了一种数字集成电路优化方法。在满足一定的时序约束的前提下，通过对电路的电路级，路径级和门单元级特征进行提取，构建漏功耗优化模型，采用来自商用电路优化工具的优化数据训练模型，预测电路优化后的门单元的阈值电压类型，从而对布线后的门级网表中的门单元进行阈值电压调整实现对电路的优化，以达到降低漏功耗的优化目标。与商用电路优化工具相比，本发明提出的数字集成电路优化方法能够应用到工程修改(ECO)阶段的电路优化中，极大提升优化速度的同时可以取得相近的漏功耗优化效果，对于加快数字集成电路漏功耗优化的速度具有重要意义。
-
公开(公告)号：CN113626994A
公开(公告)日：2021-11-09
申请号：CN202110835923.9
申请日：2021-07-23
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06F30/20
Abstract: 本发明公开了一种寄存器时序约束灵活建模方法，首先确定寄存器的输入端过渡时间、时钟端过渡时间、输出负载电容的仿真范围，并在每种输入端过渡时间、时钟端过渡时间、输出负载电容组合下仿真得到时序约束范围，然后在此约束范围内以一定间距提取建立松弛和保持松弛并仿真得到时钟端到输出端延时。最后，利用人工神经网络建立寄存器的相互依赖的时序模型，其中时钟端到输出端延时被建模为输入端过渡时间、时钟端过渡时间、输出负载电容、建立松弛、保持松弛和输出端状态的函数。本发明中灵活的时序约束模型具有仿真开销低，预测效果精度较高的优点，对于数字集成电路的静态时序分析时序签核有重要意义。
-
公开(公告)号：CN105611302A
公开(公告)日：2016-05-25
申请号：CN201511017575.5
申请日：2015-12-29
Applicant: 东南大学—无锡集成电路技术研究所
Abstract: 本发明提供一种基于粗粒度可重构系统的二维离散小波变换实现方法，包括：将二维离散小波变换算法分成行变换算法和列变换算法，然后将行变化算法和列变换算法转化为并行化的数据控制流图，确定数据输入输出方式和数据组织结构，并将并行化的数据控制流图映射到不同的处理单元阵列中，行变换和列变换间的中间结果数据通过共享存储器进行缓存，以实现二维离散小波变换算法。采用可重构系统技术来实现二维离散小波变换算法，以达到高效性和灵活性两者的平衡，不仅能达到二维离散小波变换的数据计算的性能要求，还能根据需要调整小波基和长度，有利于算法的进一步开发和升级。通过采用可重构技术来实现的离散小波变换算法，兼具灵活性和高性能优势。
-
公开(公告)号：CN115146580B
公开(公告)日：2025-04-08
申请号：CN202210832374.4
申请日：2022-07-14
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06F30/392 , G06F30/394 , G06F30/396 , G06F30/398 , G06F30/27 , G06F18/2113 , G06F18/2431 , G06F18/27 , G06N3/0464 , G06F115/06 , G06F119/12
Abstract: 本发明公开了一种基于特征选择和深度学习的集成电路路径延时预测方法。首先建立了基于过滤法和包装法的集成特征选择方法以确定最佳特征子集。然后，提取电路的时序信息和物理拓扑信息作为模型的输入特征，利用卷积神经网络的卷积计算机制捕获电路路径中单元在物理和时序上局部表达。此外，还采用了残差网络对路径延时进行了校准。与传统的后端设计流程相比，本发明在预测精度和效率上均有明显优势，对于加速集成电路设计流程具有重要意义。
-
Patent Agency Ranking
公开(公告)号：CN109144472B
公开(公告)日：2023-02-28
申请号：CN201810783678.X
申请日：2018-07-17
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06F7/544
Abstract: 本发明公开了一种二元扩域椭圆曲线的标量乘法及其实现电路，属于公钥中椭圆曲线密码的技术领域。标量乘法根据椭圆曲线上基点的投影坐标以及椭圆参数初始化数据，对初始化后数据重组后进行包含两级流水的主循环操作求解椭圆曲线上的输出点坐标，再对输出点坐标进行仿射变换得到标量乘法结果。该标量乘法通过包含三路并行的乘法器、两个模加器、三个模平方器的电路实现，最大程度地利用标量乘法算法中的并行度，达到最快的计算速度，同时提升了乘法器的资源利用率。
-
公开(公告)号：CN113673193B
公开(公告)日：2022-11-22
申请号：CN202110906714.9
申请日：2021-08-09
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06F30/337 , G06F30/3315 , G06F119/12
Abstract: 本发明公开了一种基于寄存器灵活时序库的电路时序优化方法，首先通过在多组输入信号转换时间、时钟信号转换时间和寄存器负载电容情况下分别对寄存器仿真，通过改变寄存器的建立松弛和保持松弛，获得此时对应的实际传播延时，并通过线性插值获得特定的输入信号转换时间、时钟信号转换时间、寄存器负载电容、建立松弛和保持松弛下寄存器实际传播延时，从而建立寄存器灵活时序库；然后利用该库对电路中的所有寄存器路径进行静态时序分析，通过改变寄存器的建立松弛和保持松弛，找到满足建立时间余量和保持时间余量均大于零条件的最小时钟周期，从而在不改变电路设计、不增加电路面积开销的情况下提高电路性能。
-
公开(公告)号：CN109144472A
公开(公告)日：2019-01-04
申请号：CN201810783678.X
申请日：2018-07-17
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06F7/544
CPC classification number: G06F7/544
Abstract: 本发明公开了一种二元扩域椭圆曲线的标量乘法及其实现电路，属于公钥中椭圆曲线密码的技术领域。标量乘法根据椭圆曲线上基点的投影坐标以及椭圆参数初始化数据，对初始化后数据重组后进行包含两级流水的主循环操作求解椭圆曲线上的输出点坐标，再对输出点坐标进行仿射变换得到标量乘法结果。该标量乘法通过包含三路并行的乘法器、两个模加器、三个模平方器的电路实现，最大程度地利用标量乘法算法中的并行度，达到最快的计算速度，同时提升了乘法器的资源利用率。
-
公开(公告)号：CN115017850B
公开(公告)日：2024-11-15
申请号：CN202210697638.X
申请日：2022-06-20
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06F30/337 , G06F18/214 , G06F18/24 , G06N3/0442 , G06N3/045 , G06F119/06
Abstract: 本发明公开了一种数字集成电路优化方法。在满足一定的时序约束的前提下，通过对电路的电路级，路径级和门单元级特征进行提取，构建漏功耗优化模型，采用来自商用电路优化工具的优化数据训练模型，预测电路优化后的门单元的阈值电压类型，从而对布线后的门级网表中的门单元进行阈值电压调整实现对电路的优化，以达到降低漏功耗的优化目标。与商用电路优化工具相比，本发明提出的数字集成电路优化方法能够应用到工程修改(ECO)阶段的电路优化中，极大提升优化速度的同时可以取得相近的漏功耗优化效果，对于加快数字集成电路漏功耗优化的速度具有重要意义。
-
公开(公告)号：CN113626994B
公开(公告)日：2022-11-22
申请号：CN202110835923.9
申请日：2021-07-23
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06F30/20
Abstract: 本发明公开了一种寄存器时序约束灵活建模方法，首先确定寄存器的输入端过渡时间、时钟端过渡时间、输出负载电容的仿真范围，并在每种输入端过渡时间、时钟端过渡时间、输出负载电容组合下仿真得到时序约束范围，然后在此约束范围内以一定间距提取建立松弛和保持松弛并仿真得到时钟端到输出端延时。最后，利用人工神经网络建立寄存器的相互依赖的时序模型，其中时钟端到输出端延时被建模为输入端过渡时间、时钟端过渡时间、输出负载电容、建立松弛、保持松弛和输出端状态的函数。本发明中灵活的时序约束模型具有仿真开销低，预测效果精度较高的优点，对于数字集成电路的静态时序分析时序签核有重要意义。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.044 seconds)
