-
公开(公告)号：CN105912501A
公开(公告)日：2016-08-31
申请号：CN201610299248.1
申请日：2016-05-06
Applicant: 东南大学—无锡集成电路技术研究所
CPC classification number: G06F15/7882 , G06F21/72
Abstract: 本发明公开了一种基于大规模粗粒度可重构处理器的SM4?128加密算法实现方法及系统，该系统包括可重构处理器、微处理器、系统总线；所述可重构计算阵列包括可重构计算阵列块，可重构计算阵列块包括可重构阵列运算行、写端口运算行选择器、读端口运算行选择器；所述微处理器通过系统总线分别与配置控制模块的配置与控制接口，可重构处理器的输入先入先出寄存器组连接，所述输入先入先出寄存器组连接可重构计算阵列，可重构计算阵列连接输出端连接可重构处理器，输出端连接可重构处理器通过系统总线与微处理器连接。该系统及方法针对SM4?128加密算法，通过将多轮迭代在可重构处理器中部分展开和中间结果数据缓存的方式进行优化和加速。
-
公开(公告)号：CN106155979A
公开(公告)日：2016-11-23
申请号：CN201610334543.6
申请日：2016-05-19
Applicant: 东南大学—无锡集成电路技术研究所
IPC: G06F15/78
CPC classification number: G06F15/7871
Abstract: 本发明公开了一种基于粗粒度可重构架构的DES算法密钥扩展系统及扩展方法，包括系统总线、可重构处理器和微处理器；所述可重构处理器包括配置单元、输入先进先出寄存器组、输出先进先出寄存器组、通用寄存器堆、M个可重构阵列块、查找表，本发明针对DES算法密钥扩展，通过将多轮迭代在可重构处理器中并行移位替换的方式进行优化和加速。
-
公开(公告)号：CN105611302A
公开(公告)日：2016-05-25
申请号：CN201511017575.5
申请日：2015-12-29
Applicant: 东南大学—无锡集成电路技术研究所
Abstract: 本发明提供一种基于粗粒度可重构系统的二维离散小波变换实现方法，包括：将二维离散小波变换算法分成行变换算法和列变换算法，然后将行变化算法和列变换算法转化为并行化的数据控制流图，确定数据输入输出方式和数据组织结构，并将并行化的数据控制流图映射到不同的处理单元阵列中，行变换和列变换间的中间结果数据通过共享存储器进行缓存，以实现二维离散小波变换算法。采用可重构系统技术来实现二维离散小波变换算法，以达到高效性和灵活性两者的平衡，不仅能达到二维离散小波变换的数据计算的性能要求，还能根据需要调整小波基和长度，有利于算法的进一步开发和升级。通过采用可重构技术来实现的离散小波变换算法，兼具灵活性和高性能优势。
-
Patent Agency Ranking
公开(公告)号：CN105975251B
公开(公告)日：2018-10-02
申请号：CN201610334436.3
申请日：2016-05-19
Applicant: 东南大学—无锡集成电路技术研究所
IPC: G06F9/315
Abstract: 本发明公开了一种基于粗粒度可重构架构的DES算法轮迭代系统及迭代方法，包括系统总线、可重构处理器和微处理器；所述可重构处理器包括配置单元、输入先进先出寄存器组、输出先进先出寄存器组、通用寄存器堆、M个可重构阵列块、查找表，本发明利用可重构技术的并行性处理、运算模块独立可配置等优点，在支持一定的灵活性的同时，通过提高对DES算法的并行度以及优化流水线等方法实现了DES算法的高效运算。
-
公开(公告)号：CN106021171A
公开(公告)日：2016-10-12
申请号：CN201610299347.X
申请日：2016-05-06
Applicant: 东南大学—无锡集成电路技术研究所
CPC classification number: G06F15/7882 , G06F21/72
Abstract: 本发明公开了一种基于大规模粗粒度可重构处理器的SM4‑128的密钥扩展实现方法及系统，该系统包括可重构处理器、微处理器、系统总线；所述可重构计算阵列包括可重构计算阵列块，可重构计算阵列块包括可重构阵列运算行、写端口运算行选择器、读端口运算行选择器；所述微处理器通过系统总线分别与配置控制模块的配置与控制接口，可重构处理器的输入先入先出寄存器组连接，所述输入先入先出寄存器组连接可重构计算阵列，可重构计算阵列连接输出端连接可重构处理器，输出端连接可重构处理器通过系统总线与微处理器连接。本发明针对SM4‑128密钥扩展方法，通过将多轮迭代在可重构处理器中部分展开和中间结果数据缓存的方式进行优化和加速。
-
公开(公告)号：CN105912501B
公开(公告)日：2018-11-06
申请号：CN201610299248.1
申请日：2016-05-06
Applicant: 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开了一种基于大规模粗粒度可重构处理器的SM4‑128加密算法实现方法及系统，该系统包括可重构处理器、微处理器、系统总线；所述可重构计算阵列包括可重构计算阵列块，可重构计算阵列块包括可重构阵列运算行、写端口运算行选择器、读端口运算行选择器；所述微处理器通过系统总线分别与配置控制模块的配置与控制接口，可重构处理器的输入先入先出寄存器组连接，所述输入先入先出寄存器组连接可重构计算阵列，可重构计算阵列连接输出端连接可重构处理器，输出端连接可重构处理器通过系统总线与微处理器连接。该系统及方法针对SM4‑128加密算法，通过将多轮迭代在可重构处理器中部分展开和中间结果数据缓存的方式进行优化和加速。
-
公开(公告)号：CN106155979B
公开(公告)日：2019-03-19
申请号：CN201610334543.6
申请日：2016-05-19
Applicant: 东南大学—无锡集成电路技术研究所
IPC: G06F15/78
Abstract: 本发明公开了一种基于粗粒度可重构架构的DES算法密钥扩展系统及扩展方法，包括系统总线、可重构处理器和微处理器；所述可重构处理器包括配置单元、输入先进先出寄存器组、输出先进先出寄存器组、通用寄存器堆、M个可重构阵列块、查找表，本发明针对DES算法密钥扩展，通过将多轮迭代在可重构处理器中并行移位替换的方式进行优化和加速。
-
公开(公告)号：CN105975251A
公开(公告)日：2016-09-28
申请号：CN201610334436.3
申请日：2016-05-19
Applicant: 东南大学—无锡集成电路技术研究所
IPC: G06F9/315
CPC classification number: G06F9/30134
Abstract: 本发明公开了一种基于粗粒度可重构架构的DES算法轮迭代系统及迭代方法，包括系统总线、可重构处理器和微处理器；所述可重构处理器包括配置单元、输入先进先出寄存器组、输出先进先出寄存器组、通用寄存器堆、M个可重构阵列块、查找表，本发明利用可重构技术的并行性处理、运算模块独立可配置等优点，在支持一定的灵活性的同时，通过提高对DES算法的并行度以及优化流水线等方法实现了DES算法的高效运算。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.032 seconds)
