-
公开(公告)号：CN107505376B
公开(公告)日：2020-02-21
申请号：CN201710575314.8
申请日：2017-07-14
Applicant: 浙江大学
IPC: G01N27/414
Abstract: 本发明公开了一种基于场效应晶体管结构的pH值传感器件及其制造方法。制造该器件首先在绝缘层上半导体衬底的半导体层表面沉积前栅氧化层和栅层，通过刻蚀前栅氧化层和栅层形成栅极结构；其次在栅极结构两侧的绝缘层上半导体衬底的半导体层中摻杂形成源漏结构，栅极结构和源漏结构共同构成场效应晶体管结构；进一步地，在绝缘层上硅衬底的背面进行光刻，并刻蚀支撑衬底和埋氧化层，直至半导体层的下表面，并且在刻蚀后的半导体层的下表面沉积背栅氧化层，完成pH值传感器件的制备。本发明利用待测溶液与场效应晶体管背栅的接触，在背栅表面形成双电层结构，通过不同pH值溶液中背栅表面双电层的Zeta电势的变化，改变场效应晶体管的阈值电压，进一步导致传感器件在固定偏置电压下的电阻变化，实现溶液pH值的测试。
-
公开(公告)号：CN109004058A
公开(公告)日：2018-12-14
申请号：CN201810757711.1
申请日：2018-07-11
Applicant: 浙江大学
IPC: H01L31/113 , H01L31/0232 , H01L31/028 , H01L31/18
Abstract: 本发明公开了一种具有光学栅极的锗沟道场效应晶体管器件及其制造方法。首先在衬底上沉积锗薄膜，并通过掺杂在锗薄膜中形成源漏区域及沟道区域；其次在锗薄膜上沉积栅绝缘层，刻蚀沟道区域表面的栅绝缘层，并残留一定厚度；在栅绝缘层上沉积非晶硅薄膜，刻蚀非晶硅薄膜形成光波导结构作为光学栅极；在栅绝缘层和非晶硅光学栅极表面沉积保护绝缘层；最后刻蚀保护绝缘层形成接触通孔，在接触通孔中沉积接触电极，形成具有光学栅极的锗沟道场效应晶体管器件。本发明器件具有开启速度快、功耗低等优势，在高速逻辑器件以及超大规模集成电路等领域有广阔的应用前景。
-
公开(公告)号：CN108493112A
公开(公告)日：2018-09-04
申请号：CN201810200345.X
申请日：2018-03-12
Applicant: 浙江大学
IPC: H01L21/336 , H01L29/04 , H01L29/10 , H01L29/16
Abstract: 本发明公开了一种叠层式多晶硅场效应晶体管器件的制造方法。首先在绝缘衬底上依次交替沉积隔离层薄膜和非晶硅薄膜，形成隔离层薄膜和非晶硅薄膜的叠层结构；其次刻蚀隔离层薄膜和非晶硅薄膜形成器件的沟道区域，并在沟道区域两侧沉积重掺杂非晶硅形成器件的源漏区域；然后通过退火使沟道区域和源漏区域中的非晶硅结晶转变为多晶硅，并刻蚀除去隔离层薄膜；最后在沟道区域和源漏区域表面依次沉积栅绝缘层和金属栅层，并通过刻蚀栅绝缘层和金属栅层形成栅极区域，最终形成叠层式多晶硅场效应晶体管器件。本发明具有驱动电流大、器件尺寸小、与现有多晶硅场效应晶体管制造工艺兼容等优势，在柔性电子、透明显示和屏上系统等领域具有广阔的应用前景。
-
公开(公告)号：CN106680686A
公开(公告)日：2017-05-17
申请号：CN201611245764.2
申请日：2016-12-29
Applicant: 浙江大学
IPC: G01R31/26
CPC classification number: G01R31/2601 , G01R31/2621
Abstract: 本发明公开了一种提高半导体器件皮秒级超快速电学特性测试精度的方法，属于半导体器件电学特性测试领域，该方法包括对金属氧化物半导体场效应晶体管电学特性测试时的栅极激励信号(Vg)和示波器得到的响应信号(可对应换算为源漏电流Id)进行同步的步骤及测得的与源漏电流有关的响应信号去除噪声的步骤。本发明方法同步精度可达1‑2个皮秒；并且利用多点平均和平滑算法对所测得信号进行去除测试噪声处理，得到更准确的Id(MOSFET漏端电流)、Vg(MOSFET栅极电压)信号。本发明方法操作简单，精度高，效果显著，并且结合皮秒级超快速电学性能测试系统，为SHE(自热效应)、NBTI(负偏压温度不稳定性)、HCI(热载流子注入效应)等器件可靠性测试提供了强有力的支持。
-
公开(公告)号：CN106252219A
公开(公告)日：2016-12-21
申请号：CN201610612933.5
申请日：2016-07-29
Applicant: 浙江大学
IPC: H01L21/304 , H01L21/02
CPC classification number: H01L21/304 , H01L21/02664
Abstract: 本发明公开了一种制备高平整度绝缘层上半导体结构的方法，该方法首先分别在硅衬底和所需的半导体材料的表面生长绝缘层，对生长过绝缘层的两个衬底进行键合；其次通过光刻和刻蚀工艺在半导体材料层刻蚀出孔洞，直至绝缘层，并在刻蚀好的孔洞中填充高硬度物质充当阻挡层；最后对半导体材料层进行研磨，直到研磨到阻挡层，得到高平整度绝缘层上半导体结构。本发明将阻挡层注入需要研磨的半导体表面，阻挡层会阻止研磨机对低于阻挡层的半导体材料的研磨，对研磨过程中SOI材料的厚度有一定的控制作用，从而得到高平整的SOI材料，有效解决了传统SOI研磨工艺中表面倾斜和不平整的问题。
-
Patent Agency Ranking
公开(公告)号：CN103207563B
公开(公告)日：2015-07-08
申请号：CN201310128598.8
申请日：2013-04-12
Applicant: 浙江大学
IPC: G05B13/02
Abstract: 本发明公开了一种基于事件跟踪、还原和反馈的生产过程控制方法，包括如下步骤:根据数据链中的测量数据，获取装置对应的加工事件的起止时间和储罐对应的储运事件的起止时间，得到装置和储罐的事件序列;根据装置和储罐的物理拓扑关系，将与所述事件序列相关的关联事件信息进行合并运算，得到移动序列;根据所述移动序列获取物料在所有装置和储罐之间的转移过程，构建得到生产调度过程描述;将平衡数据和所述的生产调度过程描述，与计划数据和生产调度指令进行对比，当对比结果不符合预期时，相应调整所述计划数据，直至对比结果符合预期。本发明实现了动态生产过程中物流事件和物流移动的跟踪、表达和反馈，实现生产过程结果的最优化。
-
公开(公告)号：CN102662832A
公开(公告)日：2012-09-12
申请号：CN201210074830.X
申请日：2012-03-20
Applicant: 浙江大学
IPC: G06F11/36
Abstract: 本发明公开了一种生产过程数据校正软件的评测方法，包括以下步骤：(1)建立模型，根据具体生产过程建立生产过程模型；(2)验证所述生产过程模型的正确性，若正确则执行步骤(3)；(3)模拟仿真，利用所述生产过程模型对生产过程进行流程仿真，得到仿真真值；(4)误差引入，向仿真真值中引入误差，得到仿真测量值；(5)校正过程，将仿真测量值输入到校正软件进行校正，得出校正值；(6)评测校正软件，按预定的仿真测试次数循环步骤(3)～(5)，得到多次仿真测试的校正值，根据校正值与对应的仿真真值之间的偏差确定校正软件的可靠程度。本发明的校正软件测评方法可以准确、全面地评估出待评软件中生产过程平衡模块的校正能力。
-
公开(公告)号：CN119573873A
公开(公告)日：2025-03-07
申请号：CN202411703625.4
申请日：2024-11-26
Applicant: 浙江大学绍兴研究院
Abstract: 本发明公开了基于SiPM光子探测效率的测试装置及其方法，基于SiPM光子探测效率的测试方法，包括步骤S1：对SiPM施加允许范围内的反向偏压；步骤S2：获取有光条件下SiPM的输出信号；步骤S3：获取暗环境下的SiPM的输出信号；步骤S4：获取施加合适脉冲光源后SiPM的输出信号；步骤S5：根据脉冲光条件下光功率计读数以及n1和n2，从而计算光子探测效率PDE。本发明公开的基于SiPM光子探测效率的测试装置及其方法，通过计算非光子脉冲与总脉冲的比值，排除了相关噪声的干扰，能够获取不同工作条件下SiPM更准确的光子探测效率，使SiPM的表征和应用更加可靠。
-
公开(公告)号：CN119545820A
公开(公告)日：2025-02-28
申请号：CN202411703638.1
申请日：2024-11-26
Applicant: 浙江大学绍兴研究院
Abstract: 本发明公开了与SOI CMOS工艺兼容的平面SiGe异质结晶体管及其制造方法，与SOI CMOS工艺兼容的平面SiGe异质结晶体管包括在SOI晶圆上设置的发射极、基极和集电极，三个区域平面型排布，电流横向流通，其中发射极和集电极完全对称，由绝缘层上n型掺杂的硅构成；基极由一定组分结构的p型掺杂硅锗合金构成，对发射极、基极和集电极分别使用多晶硅进行接触。本发明公开的与SOI CMOS工艺兼容的平面SiGe异质结晶体管及其制造方法，用于解决传统垂直型SiGe HBT难以兼容先进CMOS工艺节点的问题。
-
公开(公告)号：CN118136679B
公开(公告)日：2024-07-09
申请号：CN202410553698.3
申请日：2024-05-07
Applicant: 北京智芯微电子科技有限公司 , 浙江大学
IPC: H01L29/78 , H01L29/10 , H01L29/423 , H01L21/28 , H01L21/336 , H01L29/15 , H01L29/778 , H01L21/335
Abstract: 本发明涉及半导体技术领域，提供一种基于异质结二维电子气的双栅LDMOS器件及制造方法。所述器件包括：衬底、漂移区、体区、源区及漏区，还包括：超晶格薄层、栅氧化层、正栅极及背栅极。超晶格薄层形成于衬底的上表面，漂移区和体区形成于超晶格薄层的表面，源区与体区相接并延伸至衬底与超晶格薄层的一端相接，漏区与漂移区相接并延伸至衬底与超晶格薄层的另一端相接。源区、体区、栅氧化层、正栅极及漏区组成MOSFET结构，使体区表面和漂移区表面形成第一导电沟道；体区与超晶格薄层、衬底及背栅极组成HEMT结构，超晶格薄层的异质结界面形成二维电子气作为第二导电沟道。本发明通过双导电沟道，降低器件的比导通电阻。
-
-
-
-
-
-
-
-
-
Search Results
87
records
(took 0.025 seconds)
