公开(公告)号：CN1442885A

公开(公告)日：2003-09-17

申请号：CN03105143.X

申请日：2003-03-04

Applicant: 株式会社东芝

Inventor： 伊藤信一 ,  东木达彦 ,  奥村胜弥 ,  川野健二 ,  井上壮一

IPC: H01L21/027 ,  G03F7/00

CPC classification number: G03F7/70625 ,  G03F7/70633 ,  G03F7/70641 ,  G03F7/70675 ,  H01J2237/30438

Abstract: 提供一种半导体器件的制造方法和半导体器件的制造装置。在半导体衬底主面上形成感光性膜把半导体衬底送到曝光装置；给上述感光性膜选择性曝光掩模上检查标记，在该感光性膜上形成检查标记的潜像；加热至少检查标记的潜像形成区的上述感光性膜，浮现第2检查标记的潜像；测量浮现的检查标记像；根据测量结果，变更选择性曝光时上述曝光装置的设定值，使其曝光条件为设计值；按照变更后的设定值，给上述感光性膜曝光上述感光性膜上掩模上器件图形，使该感光性膜形成器件图形的潜像；加热整个上述感光性膜；以及使上述感光性膜显影。

公开(公告)号：CN1424743A

公开(公告)日：2003-06-18

申请号：CN02153879.4

申请日：2002-12-04

Applicant: 株式会社东芝

Inventor： 田中聪 ,  井上壮一

IPC: H01L21/027 ,  G03F1/00

CPC classification number: G03F1/36

Abstract: 一种掩模图形形成方法，包括：准备设计掩模图形；采用粗校正处理，由所述设计掩模图形获得粗校正掩模图形；以及采用基于使用模拟曝光装置的复制像的精密模型的基于模型的校正方法的精密校正处理，由所述粗校正掩模图形获得精密校正掩模图形。

公开(公告)号：CN1417646A

公开(公告)日：2003-05-14

申请号：CN02149225.5

申请日：2002-11-06

Applicant: 株式会社东芝

Inventor： 佐藤隆 ,  三本木省次 ,  池田隆洋 ,  井上壮一

IPC: G03F7/20

CPC classification number: G03F7/70516

Abstract: 提供一种能够以低成本、快速、高精度、并且容易地调查曝光装置的光学系统的状态的曝光装置的检查方法。在掩膜1上，形成由线宽度WT是0.15的线形状的第1掩膜图案4a、与该图案4a平行的线宽度WF是1.0μm的线形状的第2掩膜图案组成的掩膜图案4。在曝光装置5的二次光源面一侧上配置照明孔径12，照明光源6从光轴16开始以实际上偏移0.3σ的偏轴状态照明掩膜1，在把各图案4a、4b的像曝光投影在半导体基片13上的光致抗蚀剂17上进行复制后，显影形成第1以及第2抗蚀剂图案14a、14b。测定各抗蚀剂图案14a、14b的相对距离D1W，求出和各掩膜图案4a、4b的相对距离D1M的差，求出半导体基片13的散焦量d。